[發明專利]溝槽式金屬氧化物半導體場效應管

有效

• 申請號: 201210579184.2
• 申請日: 2012-12-27
• 公開（公告）號: CN103515439A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 謝福淵
• 申請（專利權）人: 力士科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/40
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 湯保平

相關申請的交叉引用

本申請案要求對于2012年6月29日提交的美國專利申請第13/537,102號的優先權，該專利申請披露的內容通過全文引用而結合與本文中。

技術領域

本發明主要涉及功率半導體器件的單元結構、器件結構和制造過程。更具體地，本發明涉及在終端區具有懸浮的溝槽柵的溝槽式金屬氧化物半導體場效應管(MOSFET)的新型改良的單元結構、器件結構及其改良的制造過程，其具有較高的擊穿電壓、較低的柵漏電荷Qgd和較低的漏電流。

背景技術

現有技術中在終端區具有懸浮的溝槽柵的典型溝槽式金屬氧化物半導體場效應晶體管(MOSFET，下同)結構中存在一些技術問題。例如，在美國專利6,462,376中，如圖1A所示，公開了一種溝槽式MOSFET，其在終端區包括多個懸浮的溝槽柵(具有懸浮的電壓)和n+源區。在終端區，該多個n+源區120位于兩個相鄰的懸浮的溝槽柵111之間。這種結構會導致在漏區和源區之間產生嚴重的漏電流，因為P體區108具有懸浮的電壓而懸浮的溝槽柵111沒有與n+源區120短接，使得當漏源之間反向偏置時，在終端區的溝道很容易被開啟。電流會從漏區流經終端區中兩個相鄰的懸浮的溝槽柵111之間的溝道區最后到達有源區中的n+源區120。

如圖1B所示，另一現有技術美國專利7,511,339公開了另一種溝槽式MOSFET結構，其終端區不包括源區，但其懸浮的溝槽柵110的深度(TFd)小于懸浮的深P體區130的深度(Pd)。然而，從圖2中擊穿電壓(BV)和TFd與Pd差值的關系的實驗結果來看，可以看出，當TFd＜Pd時隨著差值(TFd-Pd)逐漸變小擊穿電壓明顯下降，因而導致在終端區低擊穿電壓由于漏區和源區之間由懸浮的溝槽柵110在終端區具有較淺深度引起的不良的絕緣。當漏源之間反向偏置時，懸浮的深P體區130被懸浮的深體區130的電荷消耗連接在一起，因為懸浮的溝槽柵110淺于懸浮的深P體區130。因此，電流會直接從終端區得邊緣流向有源區中的源區131而不被終端區中的懸浮的溝槽柵110阻擋。

因此，在半導體功率器件領域中，特別是對于溝槽式金屬氧化物半導體場效應管的設計和制造，仍需要提供一種新型的器件結構和制造方法可以解決上述現有技術具有嚴重漏電流的困難和設計限制。特別地，需要能在溝槽式MOSFET的終端區維持高擊穿電壓。

發明內容

本發明提供了一種溝槽式MOSFET，其包括位于有源區的多個晶體管單元和位于終端區的多個懸浮的溝槽柵，該多個懸浮的溝槽柵的溝槽深度等于或大于圍繞該懸浮的溝槽柵的體區的結深，而且終端區中不包括源區，以維持終端區的高擊穿電壓。為了解決現有技術具有嚴重漏電流的問題，根據本發明的溝槽式MOSFET的終端區還包括至少一個溝道阻止溝槽柵(trenched?channel?stop?gate)，其位于所述的終端區并圍繞在所述多個懸浮的溝槽柵的外圍，其中每個所述的溝道阻止溝槽柵連接到至少一個切割溝槽柵(sawing?trenched?gate)，其中每個所述的切割溝槽柵延伸過切割道(scribe?line)。同時，根據一些優選的實施例中的溝槽式MOSFET具有較低的柵漏電荷Qgd。

根據本發明的實施例，提供了一種溝槽式金屬氧化物半導體場效應管，包括位于有源區的多個晶體管單元和位于終端區的多個懸浮的溝槽柵，還包括：

(a)第一導電類型的襯底；

(b)第一導電類型的外延層，其位于所述襯底之上，且所述外延層的多數載流子濃度低于所述襯底；

(c)第一導電類型的源區，位于有源區并連接至一個源極金屬焊盤(source?metal?pad)，所述源區靠近所述外延層的上表面，并且所述源區的多數載流子濃度大于所述外延層；

(d)第二導電類型的第一體區，位于有源區中的所述外延層中，且位于所述源區下方；

(e)第二導電類型的第二體區，位于所述外延層中，且位于包括所述終端區在內的所述有源區的外圍，所述第二體區上方不存在所述源區；

(f)多個第一溝槽柵，位于所述有源區，被所述源區和所述第一體區包圍；

(g)至少一個第二溝槽柵，用于柵極連接，其被所述第二體區包圍且延伸至所述第一溝槽柵，其中所述至少一個第二溝槽柵連接至一個柵極金屬焊盤(gate?metal?pad)；