[發(fā)明專利]ADS-B測(cè)試信號(hào)源

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210574020.0
• 申請(qǐng)日: 2012-12-20
• 公開(kāi)（公告）號(hào): CN103067102A
• 公開(kāi)（公告）日: 2013-04-24
• 發(fā)明（設(shè)計(jì)）人: 張敬明
• 申請(qǐng)（專利權(quán)）人: 天津七六四通信導(dǎo)航技術(shù)有限公司
• 主分類號(hào): H04B17/00
• 分類號(hào): H04B17/00;H04B1/06
• 代理公司: 天津中環(huán)專利商標(biāo)代理有限公司 12105
• 代理人: 胡京生

技術(shù)領(lǐng)域

本發(fā)明涉及一種信號(hào)源，特別涉及一種ADS-B測(cè)試信號(hào)源。

背景技術(shù)

廣播式自動(dòng)相關(guān)監(jiān)視（ADS-B）是利用空地、空空數(shù)據(jù)通信完成交通監(jiān)視和信息傳遞的一種航行新技術(shù)。國(guó)際民航組織（ICAO）將其確定為未來(lái)監(jiān)視技術(shù)發(fā)展的主要方向，國(guó)際航空界正在積極推進(jìn)該項(xiàng)技術(shù)的應(yīng)用，一些國(guó)家已投入實(shí)用。我國(guó)已在研制生產(chǎn)ADSB接收機(jī)，但從空中飛機(jī)實(shí)時(shí)接收ADSB信號(hào)存在著信號(hào)不確定、無(wú)法判定接收解碼的接收率和正確率，故研制ADSB測(cè)試信號(hào)源以對(duì)ADSB接收機(jī)進(jìn)行整機(jī)測(cè)試。

發(fā)明內(nèi)容

鑒于實(shí)際需要，本發(fā)明提供一種ADSB測(cè)試信號(hào)源，完成響應(yīng)上位機(jī)指令、設(shè)定或改變模擬的飛機(jī)架次和響應(yīng)信息，按照1090ES協(xié)議要求產(chǎn)生相應(yīng)的信號(hào)，把對(duì)數(shù)據(jù)處理后得到的結(jié)果加載到1090MHz載波中并發(fā)送給ADSB接收機(jī)，具體技術(shù)方案是，一種ADSB測(cè)試信號(hào)源，其特征在于：包括單片機(jī)、FPGA、串口、控制顯示單元，所述的FPGA由ROM、CRC校驗(yàn)、PPM編碼依次單向連接在一起構(gòu)成，單片機(jī)通過(guò)串口雙向連接控制顯示單元，單片機(jī)單向連接FPGA，?CPR編碼單向連接ROM、PPM編碼、信號(hào)源、ADSB接收機(jī)、控制顯示單元依次單向連接；整體流程分以下步驟進(jìn)行,

⑴、初始化；

⑵、計(jì)算經(jīng)緯度編碼等信息，計(jì)算經(jīng)緯度編碼，高度編碼，速度編碼，飛機(jī)ID等信息，存放在FPGA的ROM中，同時(shí)，根據(jù)接收到上位機(jī)的指令，將不同的ICAO地址等信息與ROM中的數(shù)據(jù)結(jié)合，組成不同架次的飛機(jī)信息；

⑶、對(duì)飛機(jī)完整信息進(jìn)行CRC校驗(yàn)，PPM編碼；

⑷、與消息前導(dǎo)頭合并并輸出，傳送給ADSB接收機(jī)整機(jī)；

⑸、解碼，顯示單元接收ADSB接收機(jī)整機(jī)傳出數(shù)據(jù)并解碼；

⑹、判斷是否與模擬數(shù)據(jù)一致，是，進(jìn)入正確數(shù)據(jù)處理，否，進(jìn)入錯(cuò)誤數(shù)據(jù)處理，結(jié)束本次處理；

⑺、判斷是否與接收數(shù)據(jù)結(jié)束，是，顯示結(jié)果，否，繼續(xù)接收ADSB接收機(jī)整機(jī)傳出數(shù)據(jù)；

⑻、結(jié)束。

所述的串口連接為1端口接地并串接電容C30后與3端口連接，2端口接地并串接電容C31后與4端口連接，5端口接地并串接電容C32后與6端口連接，7端口串接電容C33后接地，8端口接RXD,?9端口接M?RXD,11端口接M?TXD,?12端口和14端口串接后接地，13端口接TXD,?15端口和16端口串接后接+3.3V電壓。

所述的單片機(jī)連接為1端為MDCE端口,?2端為CONVST端口,?3端為FETCH端口,?4端為RESET端口連接電容C36后接+3.3V,同時(shí)接電阻R35后接地,?5端為M?RXD端口,?7端為M?TXD端口,?8端為triggct端口,?9端為WORK端口依次串連LED管V8、電阻R36后接+3.3V，10端為ALARM端口,?11端為EOC端口,?12端為WA端口,?13端為RD端口,?14、15端并聯(lián)電容B1，電容C28、C29串聯(lián)后也并聯(lián)在14、15端上同時(shí)接地，16、17端并聯(lián)后接地，18端～25端依次為P2.0～P2.7端口,29端接+3.3V,36～30端依次接D0～D7,37端接+3.3V,40端～42依次為DSP0～2端口，43端為DISP?BOARD41端口,44TAKAN/DME端口。

本發(fā)明的技術(shù)效果是用于驗(yàn)證ADSB接收機(jī)的精度和可靠性，效果良好、可靠性高。

附圖說(shuō)明

圖1是本發(fā)明的組成框圖。

圖2是本發(fā)明串口連接原理圖。

圖3是本發(fā)明單片機(jī)連接原理圖。

圖4是本發(fā)明軟件流程圖。

具體實(shí)施方式

如圖1、2、3、4所示，F(xiàn)PGA由ROM、CRC校驗(yàn)、PPM編碼依次單向連接在一起構(gòu)成，單片機(jī)通過(guò)串口雙向連接控制顯示單元，單片機(jī)單向連接FPGA，?CPR編碼單向連接ROM,PPM編碼、信號(hào)源、ADSB接收機(jī)、控制顯示單元依次單向連接。

串口連接為1端口接地并串接電容C30后與3端口連接，2端口接地并串接電容C31后與4端口連接，5端口接地并串接電容C32后與6端口連接，7端口串接電容C33后接地，8端口接RXD,?9端口接M?RXD,11端口接M?TXD,?12端口和14端口串接后接地，13端口接TXD,?15端口和16端口串接后接+3.3V電壓。