[發明專利]智能手機存儲系統結構及其運行方法有效
| 申請號: | 201210572827.0 | 申請日: | 2012-12-25 |
| 公開(公告)號: | CN103067582A | 公開(公告)日: | 2013-04-24 |
| 發明(設計)人: | 黃秀蓀;李琳;黎驊;毛天然 | 申請(專利權)人: | 銳迪科科技有限公司 |
| 主分類號: | H04M1/725 | 分類號: | H04M1/725 |
| 代理公司: | 上海浦一知識產權代理有限公司 31211 | 代理人: | 丁紀鐵 |
| 地址: | 中國香港花*** | 國省代碼: | 中國香港;81 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 智能手機 存儲系統 結構 及其 運行 方法 | ||
技術領域
本發明涉及智能手機領域,特別涉及一種智能手機存儲系統結構。本發明還涉及所述智能手機存儲結構的運行方法。
背景技術
隨著半導體加工技術的發展,人們可以在相同的晶圓面積上集成數量更多的半導體器件,實現更復雜的功能。手機也由打電話手機,經歷功能手機,向智能手機發展。
智能手機指具有獨立的操作系統,可以由用戶自行安裝軟件等第三方服務商提供的程序,能通過此類程序不斷對手機功能進行擴充,并可以通過移動通訊網絡實現無線網絡接入的手機。智能手機要支持打電話、發短信、處理音頻、視頻、安裝第三方程序等功能,對硬件系統的性能要求越來越高。
智能手機的操作系統、用戶數據、應用軟件均存放在非易失存儲器中;智能手機在運行時,將實時數據存放在易失性存儲器中。目前,在智能手機系統中,非易失性存儲器如閃存,承擔著PC中系統硬盤的角色;易失性存儲器如同步動態隨機存儲器(SDRAM),承擔著PC中系統內存的角色。
目前,主流智能手機采用的非易失性存儲器包括eMMC模塊,LBA?NAND?FLASH,RAW?NAND?FLASH等,所述三種非易失性存儲器的單位容量存儲成本逐個遞減。
目前,主流智能手機采用的易失性存儲器包括靜態隨即存儲器(SRAM),偽靜態隨機存儲器(PSRAM),同步動態隨機存儲器(SDRAM)等,所述三種易失性存儲器的單位容量存儲成本逐個遞減。
常見的智能手機存儲器管理架構多采用eMMC作為非易失性存儲器,LPDDR2?SDRAM作為易失性存儲器。其優點在于使用簡便,缺點是與智能手機主處理芯片集成時集成度低,成本高。
如何在滿足智能手機功能與應用的前提下,在眾多種類與規格的存儲器中進行器件的恰當選型,將直接影響智能手機的制成成本和產品的市場競爭力。
目前智能手機硬件系統包括中央處理器、調制解調單元、內存、閃存、圖形加速器、圖像處理器、音頻處理器、外設接口等,系統的軟件、硬件均相當復雜,而手機系統的供電僅僅依賴手機電池,因此智能手機的電量消耗是一個極為關鍵的問題。在手機電池容量不能無限增加的情況下,如何降低智能手機的功耗是智能手機設計優先考慮的問題之一。降低智能手機功耗的設計思想體現在智能手機設計的方方面面。
發明內容
本發明要解決的技術問題是提供一種能降低智能手機生產成本和運行功耗的智能手機存儲系統結構;本發明還提供了一種所述智能手機存儲系統結構的運行方法。
為解決上述技術問題,本發明的智能手機存儲系統結構,包括:
應用處理單元102通過NAND?FLASH總線104與RAW?NAND?FLASH器件103連接,用于存儲非易失數據及程序,通過DDR總線101與DDR3L?SDRAM器件100連接,用于大容量高速數據(數據量大于256兆比特)存儲,通過應用基帶橋總線105與基帶處理單元106連接,通過應用基帶橋總線105實現對PSRAM器件108的擴展訪問;
應用處理單元102還設置有RAW?NAND?FLASH控制器110,用以控制NAND?FLASH總線104,并對讀寫數據進行編解碼保護;
基帶處理單元106通過SRAM總線107與PSRAM器件108連接,用于小容量(數據量小于256兆比特)數據存儲;
基帶處理單元106還設置有時鐘管理單元109,用以控制手機運行模式切換時,應用處理單元102時鐘、DDR3L?SDRAM器件100時鐘和NAND?FLASH器件103時鐘的打開和關閉;
所述智能手機存儲系統結構的運行方法,包括:所述存儲系統結構工作狀態劃分為待機模式和工作模式;
工作模式:應用處理單元102經NAND?FLASH總線104訪問RAW?NAND?FLASH器件103;應用處理單元102經DDR總線101訪問DDR3L?SDRAM器件100;
基帶處理單元106經SRAM總線107訪問PSRAM器件108;
啟動待機模式:應用處理單元102將喚醒程序通過經應用基帶橋總線105寫入PSRAM器件108;
進入待機模式:時鐘管理單元109關閉應用處理單元102的時鐘,關閉DDR3SDRAM100的時鐘,關閉RAW?NAND?FLASH器件103的時鐘,即應用處理單元102處于待機狀態時,僅有漏電消耗,基帶處理單元106維持工作;
退出待機模式:基帶處理單元106通知應用處理單元102的時鐘管理單元109,打開應用處理單元102的時鐘,將應用處理單元102切換至工作狀態;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于銳迪科科技有限公司,未經銳迪科科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210572827.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:具有防水功能的天線裝置
- 下一篇:大型平板天線陣框架





