[發明專利]SPI控制器及通信方法

有效

• 申請號: 201210572669.9
• 申請日: 2012-12-25
• 公開（公告）號: CN103064805A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 段長江;聶澤東
• 申請（專利權）人: 深圳先進技術研究院
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 深圳市科進知識產權代理事務所(普通合伙) 44316
• 代理人: 宋鷹武

1.一種SPI控制器，包括內部總線接口模塊，用于經內部總線實現CPU操作SPI控制器、寄存器模塊，接收通過內部總線接口模塊傳輸的CPU對SPI控制器的配置、數據轉換模塊，用于輸出數據并串轉換和輸入數據串并轉換、狀態與中斷控制模塊，用于報告SPI控制器的狀態和產生中斷，其特征在于，還包括有限狀態機，用于根據寄存器模塊中控制寄存器寄存的SPI傳輸參數和波特率寄存器寄存的SCLK波特率參數產生SS和SCLK輸出；發送和接收數據緩存器，分別用于緩存待傳輸和接收到的數據;

所述有限狀態機包括空閑、開始、傳輸和結束四個狀態。

2.根據權利要求1所述的SPI控制器，其特征在于，所述SPI控制器還包括發送數據緩存器和接收數據緩存器，所述接收數據緩存器用于緩存SPI控制器接收到的數據；

所述接收數據緩存器，進行如下控制：接收數據緩存器中數據存滿后，當有新數據寫入接收數據緩存器時，最先寫入的數據被最先寫入的數據之后的數據覆蓋，依次類推，最后寫入的數據之前的數據被最后寫入的數據覆蓋，進而形成一數據空間存儲寫入的新數據。

3.根據權利要求2所述的SPI控制器，其特征在于，所述數據轉換模塊包括輸出數據并串轉換單元和輸入數據串并轉換單元，

所述輸出數據并串轉換單元用于讀取發送數據緩存器中的并行數據后進行并串轉換后輸出，其中，當SPI控制器被配置為主機時，輸出至MOSI信號線；反之，當SPI控制器被配置為從機時，輸出至MISO信號線；

所述輸入數據串并轉換單元用于將輸入串行數據后進行串并轉換寫入接收數據緩存器，其中，當SPI控制器被配置為主機時，輸入為MISO信號線；反之，當SPI控制器被配置為從機時，輸入為MOSI信號線。

4.根據權利要求1所述的SPI控制器，其特征在于，所述寄存器模塊包括控制寄存器和波特率寄存器，所述控制寄存器用于接收并寄存CPU配置SPI傳輸參數；所述波特率寄存器用于接收并寄存CPU配置SCLK時鐘波特率參數。

5.根據權利要求4所述的SPI控制器，其特征在于，所述傳輸參數包括SPIE、MSS、CPHA、CPOL、MODFEN和DataSize。

6.根據權利要求5所述的SPI控制器，其特征在于，所述CPHA和CPOL傳輸參數，支持8位、16位或32位的數據傳輸、最高位先傳輸或者最低位先傳輸。

7.一種SPI控制器的通信方法，其特征在于，包括，

S1、系統復位，有限狀態機處于空閑狀態，SS輸出高電平，SCLK輸出即CPOL；

S2、CPU配置SPI控制器為主機，不使能MODF，使能SPI控制器，SPI控制器為主機并等待SPI傳輸；

S3、CPU將待傳輸的數據寫入發送數據緩存器，寫操作將啟動SPI傳輸；

S4、有限狀態機保持空閑狀態，當檢測到遞增計數器計數為ClockNumber/2-1，有限狀態機進入開始狀態，并將SS輸出低電平開始SPI傳輸；

S5、有限狀態機保持開始狀態，當遞增計數器計數到ClockNumber/2-1時SCLK輸出翻轉，同時SS輸出低電平；

S6、有限狀態機處于傳輸狀態直至數據傳輸結束，進入結束狀態。

8.根據權利要求7所述的SPI控制器的通信方法，其特征在于，還包括，

S7、有限狀態機保持在結束狀態到遞增計數器計數到ClockNumber/2-1，之后有限狀態機進行狀態轉換：

S8、當CPHA=0，有限狀態機進入空閑狀態，同時SS輸出高電平并結束當前SPI傳輸、等待下次SPI傳輸；

S9、當CPHA=0，如果發送數據緩存器中仍存有數據，有限狀態機進入傳輸狀態，同時保持SS輸出低電平開始下次SPI傳輸；反之，如果發送數據緩存器中無數據，有限狀態機進入空閑狀態，同時SS輸出高電平并結束當前SPI傳輸、等待下次SPI傳輸。