[發明專利]一種預放大器通過控制延時的失調校正方法

有效

• 申請號: 201210569537.0
• 申請日: 2012-12-25
• 公開（公告）號: CN103066936A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 姜琿;王自強;張春;姜漢鈞;陳虹;王志華
• 申請（專利權）人: 清華大學深圳研究生院
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 深圳新創友知識產權代理有限公司 44223
• 代理人: 江耀純

1.一種預放大器通過控制延時的失調校正方法，所述預放大器包括第一PMOS晶體管，第二PMOS晶體管，第三NMOS晶體管，第四NMOS晶體管和第五NMOS晶體管，所述第一PMOS晶體管的源極連接電源，所述第一PMOS晶體管的漏極和所述第三NMOS晶體管的漏極相連，相連端輸出放大器的反向輸出電壓（Voutn）；所述第二PMOS晶體管的源極連接電源，所述第二PMOS晶體管的漏極和所述第四NMOS晶體管的漏極相連，相連端輸出放大器的正向輸出電壓（Voutp）；所述第三NMOS晶體管的源極與所述第五NMOS晶體管的漏極相連，所述第三NMOS晶體管的柵極連接正向輸入電壓（Vinp）；所述第四NMOS晶體管的源極與所述第五NMOS晶體管的漏極相連，所述第四NMOS晶體管的柵極連接反向輸入電壓（Vinn）；所述第五NMOS晶體管的源極接地，所述第五NMOS晶體管的柵極連接第三控制信號（CLKP）；?

其特征在于：所述第一PMOS晶體管的柵極連接第一控制信號（CLK1），所述第二PMOS晶體管的柵極連接第二控制信號（CLK2）；所述調節方法包括以下步驟：調節前，控制所述第一控制信號（CLK1）和所述第二控制信號（CLK2）的信號起始時刻位于同一時刻，設為第一時刻；控制輸入相等的所述正向輸入電壓（Vinp）和所述反向輸入電源（Vinn），則調節時：

第一種情形：如果失調為所述正向輸出電壓（Voutp）大于所述反向輸出電壓（Voutn），則保持所述第二控制信號（CLK2）的信號起始時刻不變，按照如下方式調節所述第一控制信號（CLK1）：11）設定時刻點（tb）的初值，所述初值大于所述第一時刻，小于所述第三控制信號（CLKP）達到穩態的時刻；12）更新記錄當前校正次數，控制所述第一控制信號（CLK1）的信號起始時刻為所述時刻點（tb）的值；13）判斷當前校正次數的值是否等于設定值，如果否，則進入步驟14）；如果是，則結束調節過程；14）判斷此時所述正向輸出電壓（Voutp）與所述反向輸出電壓（Voutn）的大小，如果所述正向輸出電壓（Voutp）仍然大于所述反向輸出電壓（Voutn），則將所述時刻（tb）調大，返回步驟12）；如果所述正向輸出電壓（Voutp）小于所述反向輸出電壓（Voutn），則將所述時刻（tb）調小，返回步驟12）；

第二種情形：如果失調為所述正向輸出電壓（Voutp）小于所述反向輸出電壓（Voutn），則保持所述第一控制信號（CLK1）的信號起始時刻不變，按照如下方式調節所述第二控制信號（CLK2）：21）設定時刻點（tb）的初值，所述初值大于所述第一時刻，小于所述第三控制信號（CLKP）達到穩態的時刻；22）更新記錄當前校正次數，控制所述第二控制信號（CLK2）的信號起始時刻為所述時刻點（tb）的值；23）判斷此時校正次數的值是否等于設定值，如果否，則進入步驟24）；如果是，則結束調節過程；24）判斷此時所述正向輸出電壓（Voutp）與所述反向輸出電壓（Voutn）的大小，如果所述正向輸出電壓（Voutp）仍然小于所述反向輸出電壓（Voutn），則將所述時刻（tb）調大，返回步驟22）；如果所述正向輸出電壓（Voutp）大于所述反向輸出電壓（Voutn），則將所述時刻（tb）調小；返回步驟22）。

2.根據權利要求1所述的預放大器通過控制延時的失調校正方法，其特征在于：所述第一種情形中步驟11）中或所述第二種情形步驟21）中的時刻點（tb）的初值設為所述第一時刻至所述穩態時刻區間中的中間值。

3.根據權利要求1所述的預放大器通過控制延時的失調校正方法，其特征在于：所述第一種情形中步驟14）中或所述第二種情形步驟24）中調大或者調小所述時刻點（tb）時均取區間范圍的中間值。