[發明專利]一種使用單端口存儲單元的兩端口靜態隨機存儲器

有效

• 申請號: 201210566994.4
• 申請日: 2012-12-24
• 公開（公告）號: CN103106918A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 熊保玉;拜福君
• 申請（專利權）人: 西安華芯半導體有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 西安西交通盛知識產權代理有限責任公司 61217
• 代理人: 田洲

【技術領域】

本發明涉及靜態隨機存儲器設計領域，特別涉及一種兩端口靜態隨機存儲器。

【背景技術】

隨著移動終端，如智能手機和平板電腦市場的快速增長，視頻處理引擎的性能（例如運行速度，數字圖像的精度）得到顯著改善。在這些處理器中，兩端口靜態隨機存儲器（2P-SRAM）被廣泛使用。這種存儲器允許在一個時鐘周期內，對一個讀端口和一個寫端口同時操作。

根據國際半導體技術藍圖（ITRS）預測，靜態隨機存儲器的面積將越來越大，到2013年，將占到整個片上系統（SOC）面積的90%以上。對于實時的視頻處理SOC，這種趨勢更加明顯。一個用于高清數字電視解碼的H.264解碼器，需要至少500k-bits的靜態隨機存儲器作為搜索窗口緩沖區。而2P-SRAM的存儲單元與傳統的6管存儲單元（6T?SRAM）相比，面積增加了近兩倍。

同時，2P-SRAM通常位于視頻處理器的關鍵路徑，因此快速的讀訪問時間是必需的。基于2P-SRAM存儲單元的設計，存儲單元版圖的寬度（字線方向）是6管存儲單元版圖寬度的近兩倍，因此字線的長度也將翻倍。字線長度的翻倍，將導致由字線寄生所導致的時間常數（RC）增加四倍，從而增加了字線由于寄生而導致的延時。而字線通常處于靜態存儲器讀訪問操作的關鍵路徑上，因此字線延時的增加，也就增加了讀訪問時間。

因此，設計面積效率高，同時具有快速讀訪問時間的兩端口靜態隨機存儲器充滿了挑戰。

【發明內容】

本發明的目的在于提出一種使用單端口存儲單元的兩端口靜態隨機存儲器，用以減小存儲陣列面積，減小字線的長度，降低讀操作訪問時間。

為了實現上述目的，本發明采用如下技術方案：

一種使用單端口存儲單元的兩端口靜態隨機存儲器，包括寫驅動器、寫位線選擇器、寫列譯碼器、寫控制電路、寫自定時模塊、靈敏放大器、讀位線選擇器與位線預充、讀列譯碼器、讀控制電路、讀自定時模塊，行譯碼器和存儲單元陣列；寫位線選擇器陣列包括多個，每個寫位線選擇器通過一對位線連接對應的一列存儲單元；讀位線選擇器與位線預充陣列包括多個，每個讀位線選擇器與位線預充通過一對位線連接對應的一列存儲單元；寫驅動器通過寫位線選擇器陣列連接存儲單元陣列，靈敏放大器通過讀位線選擇器與位線預充陣列連接存儲單元陣列；行譯碼器通過多條字線連接寫復制單元、讀復制單元和對應行的存儲單元，行譯碼器還連接讀控制電路和寫控制電路；讀控制電路連接讀位線選擇器與位線預充陣列中每一個位線預充、讀復制電路、寫復制電路、靈敏放大器，行譯碼器和讀列譯碼器；寫控制電路連接寫復制電路、寫列譯碼器，讀復制電路和行譯碼器；讀列譯碼器通過多條讀譯碼線連接對應列的讀位線選擇器；寫列譯碼器通過多條寫譯碼線連接對應列的寫位線選擇器；所述寫復制電路連接寫復制單元，讀復制電路連接讀復制單元。

本發明進一步的改進在于：所述存儲單元為6管存儲單元。

本發明進一步的改進在于：行譯碼器通過對讀寫行預譯碼結果的選擇與譯碼器第二級共用，在一個周期內先后產生讀字線信號和寫字線信號。

本發明進一步的改進在于：讀控制電路用于：為存儲器產生內部時鐘信號CLK_INT，為行譯碼器產生讀字線使能信號RWL_EN，為讀列譯碼器S3產生讀位線選擇使能信號MUX_RD_N_EN，為讀位線選擇器與位線預沖產生位線預充電信號PRE_N，為靈敏放大器產生使能信號SAE，為讀自定時模塊產生讀復制字線RD_DWL；所述讀自定時模塊包括讀復制單元和讀復制電路。

本發明進一步的改進在于：寫控制電路用于：為行譯碼器產生讀寫譯碼使能信號WE/REN和寫字線使能信號WWL_EN，為寫列譯碼器產生寫位線選擇使能信號MUX_WR_EN，為寫自定時模塊產生寫復制字線信號WR_DWL；所述寫自定時電路包括寫復制電路和寫復制單元。