[發明專利]一種精密測距監測單元電路及功能的實現方法有效
| 申請號: | 201210565707.8 | 申請日: | 2012-12-24 |
| 公開(公告)號: | CN103033800A | 公開(公告)日: | 2013-04-10 |
| 發明(設計)人: | 趙洪斌;呂若冰 | 申請(專利權)人: | 天津七六四通信導航技術有限公司 |
| 主分類號: | G01S7/40 | 分類號: | G01S7/40 |
| 代理公司: | 天津中環專利商標代理有限公司 12105 | 代理人: | 胡京生 |
| 地址: | 300210 *** | 國省代碼: | 天津;12 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 精密 測距 監測 單元 電路 功能 實現 方法 | ||
1.一種精密測距監測單元電路,其特征在于:包括軌至軌單端變差分電路、AD模數轉換電路、FPGA電路、ARM電路、DA數模轉換電路、RS232串口電路,所述FPGA電路分別與DA數模轉換電路、ARM電路、AD模數轉換電路連接,所述DA數模轉換電路通過軌至軌單端變差分電路與AD模數轉換電路連接,所述ARM電路與RS232串口電路連接;FPGA電路設有處理程序,ARM電路設有控制程序。
2.一種精密測距監測單元電路功能的實現方法,其特征在于:實現方法如下:
FPGA和ARM整體實現方法,
????上電后,FPGA和ARM開始初始化:FPGA對AD模數轉換后的數據進行處理,生成方波信號進而測量各項參數指標,這些數據會在ARM執行外部中斷時發送過去;
通過地址數據總線,FPGA能接收到ARM傳送的頻率、脈沖間隔和回波抑制等數據指標,完成詢問方波的生成;
為了能夠實現單元板自檢,FPGA能夠產生待測高斯脈沖,模擬整機狀態下信號輸入;ARM從RAM中讀取掉電保存的數據并初始化各管腳工作模式,然后進入while函數進行功率、帶寬、過載抑制、靈敏度、譯碼能力和近遠回波抑制等測試,在此過程中會出現外部中斷和串口中斷,分別用來讀取從FPGA傳送的數據和主控單元的協議命令,以此完成控制作用;
第一、FPGA工作的具體步驟:
這部分主要用于完成對AD的輸出信號進行數字處理,完成半幅探測、各項指標參數測量、待測高斯脈沖和詢問方波生成;?
第一部分:數據的預處理部分,這一部分包括發射(詢問)信號的延時模塊、半幅、5%、10%、30%、90%門限模塊和發射(詢問)的比較器模塊,AD采樣得到的數據最先進入這一部分,目的是生成發射(詢問)方波以及發射信號的部分上升時間和上升沿;
信號延時模塊:半幅、5%、10%、30%、90%門限會因為脈沖峰值的判斷產生延時,需要將輸入的信號延時6μs;
門限模塊:根據脈沖的峰值,經過計算形成半幅門限、5%、10%、30%、90%門限;
比較器模塊:延時后的發射(詢問)信號和半幅、5%、10%、30%、90%門限電平進入這個模塊,發射(詢問)信號和半幅門限進行比較產生發射(詢問)方波,發射信號和5%、30%門限比較生成部分上升時間,發射信號和10%、90%門限比較生成上升沿;
第二部分:數據的處理部分,這一部分主要是計數器模塊,發射(詢問)方波、部分上升時間、上升沿、接收機輸出信號和識別信號等都進入這一部分,目的是測量發射速率、應答延時、應答效率、應答編碼間隔、部分上升時間、上升沿時間、接收機輸出等參數,待測量完成后通過數據總線發給ARM;這一部分包括若干小模塊分別用來測量以上參數,主要思路是利用一個1秒的門電平,用50MHz(2MHz)的時鐘計數測量以上參數;
第三部分:詢問方波生成部分,這一部分包括頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊、同步抑制模塊、詢問方波生成模塊,ARM通過數據總線傳送生成詢問方波所需要的參數,這些數據分別輸入到頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊;
頻率設置模塊、脈沖間隔設置模塊、回波抑制設置模塊、數量設置模塊:這幾個模塊主要用于從數據總線上讀取生成詢問方波所需要的參數;
同步抑制模塊:這個模塊的信號是另外一塊監測單元板產生的,在整機的兩塊監測單元板之間起到一個同步抑制的作用;
詢問方波生成模塊:以上幾個模塊的信號都會進入這個模塊,根據IAFA工作模式、編碼方式等參數,會生成脈寬4μs,脈沖間隔可調的詢問方波;
第四部分:高斯脈沖生成部分,這一部分的輸出數據會送到DA數模轉換電路,從而生成高斯脈沖,主要思路是用IP核建立一個數據庫,用50MHz的時鐘順序循環地從中讀取數據;
第二、ARM工作的具體步驟:
第一部分、while函數:這部分主要用于完成發射功率的計算和各項指標參數的調整;
1、上電后,ARM開始初始化,從RAM中讀取掉電保存的數據(包括IA/FA測距模式、編碼方式、波道頻點、衰減值)并初始化各管腳工作模式;
2、然后進行63M置頻設置,主要目的是為生成詢問方波提供置頻參數;
3、接著進入while函數,while(1)會順序循環執行,依次判斷test_flag的值:=0時,執行功率測試,發射功率與脈沖的峰值存在一定的關系,使用相應的算法能夠計算出發射功率;=1時,執行帶寬測試,首先會判斷應答效率,若>75,衰減值++,若<65,衰減值--,否則當前衰減值+偏移量;以此類推,不同的test_flag,進入相應的功能測試;
執行while函數的過程中會發生外部中斷和串口中斷;
第二部分、串口中斷函數:這部分主要用于完成檢測單元與主控單元之間的協議;
1、while函數執行過程中,如果發生串口中斷,程序會跳轉到這里,首先判斷temp的值是否=00,如果不是,跳出中斷;如果是,進行下面的判斷;
2、然后繼續判斷temp的值,根據不同的值依次進入相應功能模塊,例如當temp=01時,這是主控單元與監測單元之間的握手協議,當監測單元收到主控協議?00?01?ff時,會回復00?01?ff,以此完成兩個單元之間的握手通信;
再比如temp=02,這是主控讀取監測數據的指令,當監測單元收到主控協議?00?02?ff時,會回復00?02?data1?data2?…?dataN?ff,完成監測數據的傳送;有的功能模塊對test_flag有置數操作,用來完成相應監測功能;
3、中斷函數執行完畢,跳轉回while函數;
第三部分、外部中斷函數:這部分主要用于ARM從FPGA中取各項指標參數的數據;
1、while函數執行過程中,如果發生外部中斷,程序會跳轉到這里;
這個中斷是由FPGA將指標數據測量完成后發送一個高電平觸發的;
2、首先,關閉總中斷,屏蔽其他一切中斷源的中斷觸發;
3、ARM發送讀取數據指令,fetch=0;
4、根據不同的物理地址,從FPGA中讀取相應數據,包括應答延時、應答效率、應答編碼間隔、部分上升時間、發射速率等;
5、中斷函數執行完畢,清除中斷屏蔽,跳轉回while函數。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于天津七六四通信導航技術有限公司,未經天津七六四通信導航技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210565707.8/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:品字尾插
- 下一篇:I型五端口H面功分器





