[發明專利]存儲器及其讀取電路、一種比較電路

有效

• 申請號: 201210564397.8
• 申請日: 2012-12-21
• 公開（公告）號: CN103106916A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 楊光軍
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: G11C11/409
• 分類號: G11C11/409;G11C11/4063
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種讀取電路，適于對存儲器的存儲單元進行選擇讀取，其特征在于，包括：

譯碼單元，適于選擇存儲單元并讀取該存儲單元的位線電流；

比較電路，包括閾值產生模塊、第一比較模塊、第二比較模塊、電流鏡模塊、至少一個控制節點及至少一個限流管；

所述閾值產生模塊，適于提供閾值信號；

所述第一比較模塊，適于將被選擇存儲單元的位線電流與預設電流進行比較輸出第一讀取信號；

所述第二比較模塊，適于將所述第一讀取信號與閾值信號比較并輸出第二讀取信號；

所述電流鏡模塊，適于為所述第二比較模塊提供偏置電流；

所述控制節點，適于傳遞所述偏置電流至所述第二比較模塊；

所述限流管，設于所述電流鏡模塊與對應控制節點之間，適于限制所述電流鏡模塊所產生的耦合電流；

輸出單元，適于根據所述第二讀取信號輸出被選擇存儲單元內的數據。

2.如權利要求1所述的讀取電路，其特征在于，所述限流管通過其控制端接入的驅動電壓限制所述電流鏡模塊所產生的耦合電流，所述驅動電壓與所述閾值信號相關。

3.如權利要求2所述的讀取電路，其特征在于，所述限流管的控制端接入所述閾值信號。

4.如權利要求3所述的讀取電路，其特征在于，所述閾值產生模塊包括第一電流源、第二電流源和第一鉗位電路；

所述的第一鉗位電路包括：

第一PMOS管，其漏極接入所述第一電流源，源極接第一電平；

第一NMOS管，其源極接入所述第二電流源，漏極接第二電平；

第一調整放大器，其輸入端接入所述第一NMOS管的源極，輸出端與所述第一PMOS管和第一NMOS管的柵極相接；

由所述第一PMOS管的漏極輸出所述閾值信號。

5.如權利要求4所述的讀取電路，其特征在于，所述第一電平由外部電源直接提供；所述閾值產生模塊還包括與第一NMOS管漏漏相接的第二PMOS管，所述第二PMOS管的源極接所述外部電源，該第二PMOS管的柵極接入使能信號。

6.如權利要求1所述的讀取電路，其特征在于，所述電流鏡模塊，包括：

第三電流源；

輸入晶體管，適于接入所述第三電流源輸出的電流；

至少一個輸出晶體管，適于鏡像流經所述輸入晶體管的電流并輸出所述偏置電流至對應控制節點；

所述控制節點適于傳遞所述偏置電流至所述第二比較模塊；所述限流管設于對應輸出晶體管與控制節點之間。

7.如權利要求6所述的讀取電路，其特征在于，所述輸入晶體管為第四NMOS管，所述輸出晶體管為若干個第五NMOS管，所述限流管為若干個第六NMOS管；所述第四NMOS管漏柵相接、源極接地，其漏極接所述第三電流源的輸出端，并分別與所述第五NMOS管共柵；所述第五NMOS管源極接地，其漏極與對應第六NMOS管的源極相接；所述第六NMOS管的漏極與對應控制節點相接，其柵極接入所述驅動電壓，所述驅動電壓與所述閾值信號相關。

8.如權利要求1所述的讀取電路，其特征在于，所述第一比較模塊輸入位線電流的一端設有第二鉗位電路，適于對所述位線電流限幅。

9.如權利要求8所述的讀取電路，其特征在于，所述第二鉗位電路包括：

第八NMOS管，其漏極傳遞經限幅后的位線電流至所述第一比較模塊，其源極接入所述譯碼單元讀取的位線電流；

第二調整放大器，其輸入端與所述第八NMOS管的源極相接，其輸出端與所述第八NMOS管的柵極相接。

10.如權利要求9所述的讀取電路，其特征在于，所述第二調整放大器包括第六PMOS管、第七PMOS管及第九NMOS管；所述第六PMOS管的柵極與第九NMOS管的柵極相連并形成所述第二調整放大器的輸入端，所述第六PMOS管的漏極與第九NMOS管的漏極相連并形成所述第二調整放大器的輸出端，所述第七PMOS管的柵漏相連并與該輸出端相接。