[發(fā)明專利]延時電路

有效

• 申請?zhí)枺?/td>: 201210564382.1
• 申請日: 2012-12-21
• 公開（公告）號: CN103066962A
• 公開（公告）日: 2013-04-24
• 發(fā)明（設(shè)計）人: 張勇;楊光軍
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H03K5/13
• 分類號: H03K5/13;H03K17/28
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種延時電路。

背景技術(shù)

延時電路在集成電路中的應(yīng)用非常廣泛，精確的延時電路能夠改善集成電路的性能。特別是在存儲器應(yīng)用中，對存儲單元進(jìn)行讀寫等操作時，都需要延時電路實(shí)現(xiàn)時序控制。

圖1為現(xiàn)有技術(shù)中常用的一種延時電路原理圖。如圖1所示，現(xiàn)有的延時電路包括：PMOS管P11、NMOS管N11、電阻R、電容C、第一緩沖器A1和第二緩沖器A2。PMOS管P11的柵極與NMOS管N11的柵極短接并連接至信號輸入端In，源極接入電源電壓Vdd。電阻R的一端連接PMOS管P11的漏極，另一端連接NMOS管N11的漏極連接。NMOS管N11的源極接地。電容C的一端連接NMOS管N11的漏極，另一端接地。第一緩沖器A1的輸入端連接NMOS管N11的漏極，輸出端連接第二緩沖器A2的輸入端，第二緩沖器A2的輸出端即為信號輸出端Out。

當(dāng)圖1所示的信號輸入端In輸入的電壓信號由高電平變?yōu)榈碗娖綍r，PMOS管P11導(dǎo)通，NMOS管N11斷開，電流經(jīng)PMOS管P11和電阻R給電容C充電，再通過第一緩沖器A1和第二緩沖器A2的延時累加產(chǎn)生所需延時；同理，當(dāng)信號輸入端In輸入的電壓信號由低電平變?yōu)楦唠娖綍r，PMOS管P11斷開，NMOS管N11導(dǎo)通，電容C中的電荷經(jīng)NMOS管N11流向大地，進(jìn)行放電。

然而，圖1所示的信號輸入端In輸入的電壓信號在進(jìn)行高低電平的轉(zhuǎn)換時，PMOS管P11和NMOS管N11在一個短暫的時段內(nèi)會同時導(dǎo)通，由此會產(chǎn)生瞬態(tài)導(dǎo)通電流，即經(jīng)PMOS管P11、電阻R和NMOS管N11流向大地的電流，該電流遠(yuǎn)大于給電容C充電的充電電流，在延時電路中產(chǎn)生較多的功率損耗。另一方面，為提高電路的集成度，電阻R的取值一般設(shè)計得較小，因此，當(dāng)電源電壓Vdd升高時，經(jīng)過PMOS管P11和電阻R給電容C充電的充電電流就會大幅度增加，造成功率損耗。

更多關(guān)于延時電路的技術(shù)方案可以參考申請?zhí)枮?01010027322.7、發(fā)明名稱為延時電路的中國專利申請文件。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種低功耗、高精度的延時電路。

為解決上述問題，本發(fā)明提供了一種延時電路，包括：第一開關(guān)單元，包括柵極連接至信號輸入端的第一PMOS管和第一NMOS管，所述第一PMOS管的源極接入第一電壓，所述第一NMOS管的源極接入第二電壓，所述第一電壓高于所述第二電壓；電流鏡單元，包括參考電流源、第二PMOS管和第三PMOS管，所述第二PMOS管的漏極與柵極相連并連接至所述第三PMOS管的柵極、源極接入所述第一電壓，所述參考電流源的一端連接所述第二PMOS管的漏極、另一端接入所述第二電壓，所述第三PMOS管的漏極連接所述第一PMOS管的漏極、源極連接所述第一NMOS管的漏極；充電電容，所述充電電容的一端連接所述第一NMOS管的漏極，另一端接入所述第二電壓；第二開關(guān)單元，包括第三NMOS管、柵極均連接至所述第一NMOS管的漏極的第四PMOS管和第二NMOS管，所述第四PMOS管的源極接入所述第一電壓、漏極與所述第三NMOS管的漏極相連，所述第二NMOS管的源極接入所述第二電壓、漏極與所述第三NMOS管的源極相連，所述第三NMOS管的柵極接入所述第一電壓；緩沖器，所述緩沖器的輸入端連接所述第三NMOS管的漏極，輸出端作為所述延時電路的信號輸出端。

可選的，所述參考電流源為帶隙基準(zhǔn)源。

可選的，所述參考電流源提供的參考電流根據(jù)所述第一開關(guān)單元輸出電壓信號的上升時間確定。

可選的，所述第三PMOS管的寬長比與所述第二PMOS管的寬長比的比值根據(jù)所述參考電流源提供的參考電流和所需電流比例確定。

可選的，所述第三PMOS管的寬長比與所述第二PMOS管的寬長比的比值小于10。

可選的，所述第三PMOS管的寬長比與所述第二PMOS管的寬長比的比值為1。

可選的，所述第一電壓為電源電壓，所述第二電壓為地線電壓。

與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案提供的延時電路具有以下有益效果：

1、對電容充電的充電電流是通過電流鏡單元對參考電流鏡像產(chǎn)生，是一個固定電流，在延時電路工作時不受電源電壓的影響，即當(dāng)電源電壓升高時，充電電流也不會增大。并且，電流鏡單元中輸出充電電流的晶體管的等效電阻很大，由于第一開關(guān)單元中PMOS管和NMOS管同時導(dǎo)通所產(chǎn)生的瞬態(tài)導(dǎo)通電流就不會超過充電電流，有效地降低了延時電路的功率損耗。