[發(fā)明專利]一種RSA加速器

有效

• 申請?zhí)枺?/td>: 201210563959.7
• 申請日: 2012-12-21
• 公開（公告）號(hào): CN103107879A
• 公開（公告）日: 2013-05-15
• 發(fā)明（設(shè)計(jì)）人: 吳斌;羅洪昌
• 申請（專利權(quán)）人: 杭州晟元芯片技術(shù)有限公司
• 主分類號(hào): H04L9/30
• 分類號(hào): H04L9/30;G06F15/76
• 代理公司: 浙江杭州金通專利事務(wù)所有限公司 33100
• 代理人: 趙芳;徐關(guān)壽

1.一種RSA加速器，包括控制/狀態(tài)寄存器，數(shù)據(jù)存儲(chǔ)器和算術(shù)邏輯單元，控制/狀態(tài)寄存器通過控制線與系統(tǒng)總線連接，芯片主CPU通過系統(tǒng)總線向控制/狀態(tài)寄存器寫入配置參數(shù)，數(shù)據(jù)存儲(chǔ)器通過控制線和數(shù)據(jù)線與系統(tǒng)總線連接，算術(shù)邏輯單元通過數(shù)據(jù)線與數(shù)據(jù)存儲(chǔ)器連接；?

其特征在于：所述的RSA加速器還包括執(zhí)行模冪運(yùn)算或者大數(shù)除法運(yùn)算的復(fù)雜功能控制模塊和執(zhí)行基本算數(shù)操作或預(yù)處理操作的基本功能控制模塊；

控制/狀態(tài)寄存器分別通過控制線與復(fù)雜功能控制模塊及基本功能控制模塊連接，復(fù)雜功能控制模塊通過控制信號(hào)線與基本功能控制模塊連接，基本功能控制模塊通過控制線分別與算術(shù)邏輯單元、數(shù)據(jù)存儲(chǔ)器連接；

復(fù)雜功能控制模塊包括模冪子模塊和大數(shù)除法子模塊；復(fù)雜功能控制模塊調(diào)用基本功能控制模塊來實(shí)現(xiàn)模冪運(yùn)算或者大數(shù)除法運(yùn)算，基本功能控制模塊調(diào)用算術(shù)邏輯單元的邏輯運(yùn)算來實(shí)現(xiàn)四則運(yùn)算；基本功能控制模塊的中間運(yùn)算結(jié)果和最終運(yùn)算結(jié)果均存入數(shù)據(jù)存儲(chǔ)器中，芯片主CPU通過系統(tǒng)總線讀取數(shù)據(jù)存儲(chǔ)器中的最終運(yùn)算結(jié)果。

2.如權(quán)利要求1所述的RSA加速器，其特征在于：控制/狀態(tài)寄存器的配置參數(shù)包括操作類型，各輸入數(shù)據(jù)的存放地址和數(shù)據(jù)長度；操作類型包括模冪和大數(shù)除法，操作類型為模冪時(shí)，控制/狀態(tài)寄存器向模冪子模塊發(fā)出開始命令；操作類型為大數(shù)除法時(shí)，控制/狀態(tài)寄存器向大數(shù)除法子模塊發(fā)出開始命令。

3.如權(quán)利要求2所述的RSA加速器，其特征在于：RSA加速器包含冗余計(jì)算子模塊和內(nèi)部隨機(jī)數(shù)生成器，主芯片CPU包含系統(tǒng)隨機(jī)數(shù)生成器；在模冪運(yùn)算或者大數(shù)除法運(yùn)算之前系統(tǒng)隨機(jī)數(shù)生成并輸入冗余計(jì)算子模塊，模冪運(yùn)算過程中，內(nèi)部隨機(jī)數(shù)生成器生成一個(gè)動(dòng)態(tài)的內(nèi)部隨機(jī)數(shù)，以系統(tǒng)隨機(jī)數(shù)與內(nèi)部隨機(jī)數(shù)之和作為插入冗余計(jì)算的間隔。

4.如權(quán)利要求2或3所述的RSA加速器，其特征在于：復(fù)雜功能控制模塊包含隨機(jī)掩碼計(jì)算模塊，數(shù)據(jù)在進(jìn)行模冪或者大數(shù)除法運(yùn)算之前先進(jìn)行隨機(jī)掩碼運(yùn)算。