[發明專利]高壓IGBT器件的VLD終端及其制備方法

有效

• 申請號: 201210563950.6
• 申請日: 2012-12-21
• 公開（公告）號: CN103887331B
• 公開（公告）日: 2019-04-16
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海矽睿科技有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L29/40;H01L21/331;H01L21/28
• 代理公司: 上海金盛協力知識產權代理有限公司 31242
• 代理人: 王松

本發明揭示了一種高壓IGBT器件的VLD終端及其制備方法，所述終端制作于半導體基板之上，半導體基板上分別設置有源區、過渡區和保護區；有源區設有基區與漂移區構成的IGBT元胞的并聯結構；過渡區包括漂移區，同時與有源區及保護區相連，位于有源區之外、保護區之內；保護區包括VLD分壓保護區及截止環保護區，VLD分壓保護區位于保護區內側，VLD分壓保護區環繞過渡區，VLD分壓保護區及基區在第一主平面內通過第一電極相連，截止環保護區位于保護區外側，并獨立于VLD分壓保護區，截止環保護區環繞包圍VLD分壓保護區，截止環保護區包括第一導電類型截止環和第二導電類型截止環。本發明高壓IGBT器件的VLD終端及其制備方法可節約芯片成本，提高IGBT產品的競爭力。

技術領域

本發明屬于微電子技術領域，涉及一種高壓IGBT（Insulated Gate BipolarTransistor，絕緣柵雙極型晶體管）器件，尤其涉及一種高壓IGBT器件的VLD 終端；同時，本發明還涉及上述高壓IGBT器件的VLD終端的制備方法。

背景技術

反向偏置條件下PN結內部的電場分布強烈影響高壓器件的擊穿電壓，如果在器件外圍不加以結終端進行保護，主結邊緣的高電場導致碰撞離化率上升，最終器件發生擊穿。目前，已有很多成熟的結終端技術在平面功率器件上得到廣泛的應用，包括場限環，場板，氬離子注入及結終端擴展技術。每種方法在各自的應用上表現的都很出色，但還是存在各自的缺陷，比如：場限環的設計和優化比較復雜，場板的應用受限于場板下面介質的介電強度，氬離子注入會導致反向的漏電流增加，而結終端擴展技術，優化過程比較復雜，另外，為了獲得接近理想的平面結擊穿電壓，需要多個注入劑量遞減的區域，復雜的工藝會增加結終端擴展技術的制作成本。

為了克服結終端擴展技術的缺點，Stengl等人提出了直接在輕摻雜區表面作隨距離變化的摻雜作為降低表面峰值電場的方法，稱VLD終端技術，即橫向變摻雜技術。VLD用的掩膜窗口根據需要可以設計為條形的或者孔狀的，條形的密度及空隙，孔形的密度及孔徑決定了注入后的雜質平均密度。再經過后續的熱擴散過程，最終雜質的分布是漸變的，理論上可以得到最佳的表面電場，并使終端所占的面積最小。

理想結終端的擊穿電壓比實際芯片上的終端耐壓要高，實際芯片的終端工作時必須考慮外部電荷的影響，因此，不僅僅封裝或者鈍化層的材料需要能夠阻止外部離子（電荷）的侵入，終端結構的設計也需要能夠抵御外部離子電荷。表面的可動電荷改變了表面等勢線的分布即改變了表面電場分布，峰值電場的移動方向與表面電荷的極性相關。對于Ptype VLD，正的外部電荷條件下VLD耗盡層偏向內部有源區，峰值電場向VLD結構內部移動，峰值電場變化不大，因此P type VLD可以承受外部正電荷的影響。負的外部電荷條件下Ptype VLD耗盡層偏向 VLD外部，峰值電場向VLD外部移動，因此峰值電場降低，由于耐壓等于電場強度的積分，因此此時擊穿電壓下降。Tatjana等人研究發現通過在場限環加場板結構基礎上增加環左右的N/P截止層可以很好地抑制外界正負電荷使表面反型產生的影響，本發明通過與有源區相兼容的工藝，將N/P截止層引入到VLD 終端結構中，以改善外部離子電荷的不利影響。

發明內容

本發明所要解決的技術問題是：提供一種高壓IGBT器件的VLD終端，可節約芯片成本，提高IGBT產品的競爭力。

此外，本發明還提供一種高壓IGBT器件的VLD終端的制備方法，可節約芯片成本，提高IGBT產品的競爭力

為解決上述技術問題，本發明采用如下技術方案：

一種高壓IGBT器件的VLD終端，其特征在于，所述終端制作于半導體基板之上，半導體基板上分別設置有源區、過渡區和保護區,有源區設有基區與漂移區構成的IGBT元胞的并聯結構，過渡區包括漂移區，保護區包括VLD分壓保護區及截止環保護區；

所述過渡區同時與有源區及保護區相連，位于有源區之外、保護區之內；