[發明專利]一種簡化兩線式串行數據總線傳輸方法

有效

• 申請號: 201210562251.X
• 申請日: 2012-12-21
• 公開（公告）號: CN103064817A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 劉爭紅;鄭霖;符杰林;李曉記;樊孝明;仇洪冰;林基明
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 陳躍琳

技術領域

本發明涉及總線傳輸領域，具體涉及一種簡化兩線式串行數據總線傳輸方法。

背景技術

I2C(Inter-Integrated?Circuit)總線協議由Philips半導體公司(現更名為NXP)在上世紀八十年代初開發出來的，I2C串行數據總線由雙向的數據線SDA和時鐘線SCL組成。總線的運行(數據傳輸)由主機通常是微處理器控制。I2C總線數據傳輸過程一般為：開始-器件地址-ACK(應答)-子地址-ACK-數據-ACK-結束。I2C允許多個主器件工作在同一總線上，所有主器件均采用同一時鐘進行傳輸，多個主器件可以通過數據仲裁決定總線使用權，避免數據破壞。對于數字器件功能模塊構建，I2C總線的傳輸，總線仲裁功能和數據傳輸開始狀態產生和數據傳輸結束后響應狀態產生必然會帶來更多的數字邏輯資源消耗，更不利于提高總線上數據傳輸效率。

SPI(Serial?Peripheral?Interface)串行數據總線傳輸協議基于四線制串行數據總線接口，為主/從結構，四線信號分別為串行時鐘(SCLK)、主出從入(MOSI)、主入從出(MISO)和從選(SS)信號。主器件為時鐘提供者，可發起讀從器件或寫從器件操作。這時主器件將與一個從器件進行對話。當總線上存在多個從器件時，要發起一次傳輸，主器件將把該從器件選擇線拉低，然后分別通過MOSI和MISO線啟動數據發送或接收。每個從器件需要一個單獨的從選擇信號。總信號數最終為n+3個，其中n是總線上從器件的數量。當多個從器件位于該總線上時，必然導致過多的信號線資源。

發明內容

本發明所要解決的技術問題是提供一種簡化兩線式串行數據總線傳輸方法，具有結構簡單和使用靈活的特點。

為解決上述問題，本發明是通過以下方案實現的：

一種簡化兩線式串行數據總線傳輸方法，包括如下步驟：

①傳輸啟動階段：在進行數據傳輸之前，主控制器首先產生啟動傳輸狀態，通知該串行數據總線上的所有從器件即將開始一次新的數據傳輸過程，同時從器件也利用啟動傳輸狀態的電平信號進行自身的初始化；此時，串行數據總線的串行時鐘信號線保持為高電平，串行雙向數據信號線產生由高電平到低電平的跳變。

②讀寫操作模式設置階段：在緊隨啟動傳輸狀態之后該串行數據總線進入器件讀寫方向選擇；主控制器輸出至串行數據總線的第1Bit為讀寫選擇位；當讀寫選擇位為1時，由主控制器從被選定器件讀出數據；讀寫選擇位為0時，由主控制器向被選定器件寫入數據。

③從器件片選地址設置階段：完成讀寫方向選擇后該串行數據總線進入器件硬件片選地址定位，從器件在接收到的從器件片選位數據中解析出從器件片選位與硬件設置地址匹配，匹配成功則激活，否則處于待機檢測狀態，保持輸入輸出高阻態，等待下一次總線傳輸過程；

主控制器輸出至串行數據總線的讀寫選擇位后的至少4Bit為從器件片選位；在讀寫選擇位后的4bit為0000～1110時，從器件片選位為這4bit，并由這4Bit表示尋址范圍為0～14；當讀寫選擇位后的4bit為1111時，從器件片選位擴展為8Bit，并由這8Bit表示尋址范圍為0～254；當讀寫選擇位后的8Bit為11111111時，從器件片選位擴展為12Bit，并由這12Bit表示尋址范圍為0～4094；更長的從器件片選位按此依次遞增4Bit類推；理論上可以無限制擴展。

④數據空間起始尋址地址設置階段：從器件在完成硬件地址匹配激活后，進入數據空間起始尋址地址設置階段。本階段用于主控制器對從器件設置讀寫數據空間的起始操作地址位置，即后續數據的讀寫操作從本次設置地址開始以字節為單位累加。

主控制器輸出至串行數據總線的，從器件片選位后的至少4Bit為數據空間起始尋址位；在從器件片選位后的4bit為0000～1110時，數據空間起始尋址位為這4bit，并由這4Bit表示尋址范圍為0～14；當從器件片選位后的4bit為1111時，數據空間起始尋址位擴展為8Bit，并由這8Bit表示尋址范圍為0～254；當從器件片選位后的8Bit為11111111時，數據空間起始尋址位擴展為12Bit，并由這12Bit表示尋址范圍為0～4094；更長的數據空間起始尋址位按此依次遞增4Bit類推；理論上可以無限制擴展。

⑤數據傳輸長度設置階段：在完成數據空間起始地址尋址地址設置之后，進入數據傳輸長度設置階段。本階段用于主控制器告知從器件后續讀寫操作需要傳輸的字節長度。