[發(fā)明專利]晶體管及其制造方法

有效

• 申請?zhí)枺?/td>: 201210560992.4
• 申請日: 2012-12-21
• 公開（公告）號: CN103311295B
• 公開（公告）日: 2017-05-10
• 發(fā)明（設計）人: 鄭志昌;朱馥鈺;柳瑞興
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/417;H01L21/336;H01L21/28;H01L27/088
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

技術領域

本發(fā)明一般地涉及半導體技術領域，更具體地來說，涉及晶體管及其制造方法。

背景技術

用于高壓應用的很多金屬氧化物半導體場效應晶體管(MOS FET)都具有垂直結構。“垂直結構”或者有時被稱為“垂直MOS晶體管”的術語是指垂直MOS晶體管的源極端子和漏極端子一個在另一個上方進行定位的配置。相反地，“平面MOS晶體管”是指平面MOS晶體管的源極端子和漏極端子基本定位在相同水平平面層的晶體管的配置。與占用半導體集成電路(IC)芯片中的相同面積的平面MOS晶體管相比，垂直MOS晶體管可用于承受更大的漏極-源極電壓差和更大電流等級，并且被配置成具有較低的導通漏極-源極電阻。

發(fā)明內容

為了解決現有技術中所存在的缺陷，根據本發(fā)明的一方面，提供了一種產品，包括：摻雜層，具有第一摻雜類型，所述摻雜層在其中限定溝槽，并且所述溝槽具有底面；主體結構，位于所述摻雜層上方，所述主體結構具有上表面并包括體區(qū)，并且所述體區(qū)具有不同于所述第一摻雜類型的第二摻雜類型；絕緣體，部分填充所述溝槽；以及第一導電部件，埋置在所述絕緣體中并且通過所述絕緣體與所述摻雜層和所述主體結構隔離，所述第一導電部件從與所述主體結構的上表面基本平齊的位置朝向所述溝槽的底面延伸，所述第一導電部件與所述摻雜層重疊一段重疊距離，所述重疊距離在0到2μm的范圍內。

在該產品中，所述絕緣體包括含有氧化硅或氮化硅的材料。

在該產品中，所述第一導電部件包括含有多晶硅、銅、鋁、銅鋁合金或鎢的材料。

在該產品中，所述第一導電部件和所述主體結構之間的最小距離在5nm到100nm的范圍內。

在該產品中，所述主體結構進一步包括：第一區(qū)域，具有所述第二摻雜類型，并且所述第一區(qū)域的導電性大于所述體區(qū)域的導電性；以及第二區(qū)域，具有所述第一摻雜類型。

在該產品中，所述第一摻雜類型是N型摻雜，并且所述第二摻雜類型是P型摻雜。

該產品進一步包括：第二導電部件，埋置在所述絕緣體中并且通過所述絕緣體與所述第一導電部件隔離，所述第二導電部件從與所述主體結構的上表面基本平齊的位置朝向所述溝槽的底面延伸，所述第二導電部件具有與所述第一導電部件不重疊的延伸部分，其中：所述延伸部分具有延伸長度，所述第一導電部件具有下端，以及所述延伸長度在從所述第一導電部件的下端到所述溝槽的底面的距離的50％到95％的范圍內。

在該產品中，所述第二導電部件包括含有多晶硅、銅、鋁、銅鋁合金或鎢的材料。

在該產品中，所述第二導電部件和所述第一導電部件之間的最小距離在10nm到150nm的范圍內。

在該產品中，所述第一導電部件具有相對于所述第二導電部件對稱配置的兩個導電構件。

該產品進一步包括：第三導電部件，埋置在所述絕緣體中并且通過所述絕緣體與所述第二導電部件隔離，所述第三導電部件從與所述主體結構的上表面基本平齊的位置延伸到所述溝槽的底面并且與所述溝槽的底面接觸。

在該產品中，所述第三導電部件包括含有多晶硅、銅、鋁、銅-鋁合金或鎢的材料。

在該產品中，所述第三導電部件和所述第二導電部件之間的最小距離在50nm到300nm的范圍內。

在該產品中，所述第一導電部件具有相對于所述第三導電部件對稱配置的兩個導電構件。

在該產品中，所述第二導電部件具有相對于所述第三導電部件對稱配置的兩個導電構件。

根據本發(fā)明的另一方面，提供了一種形成產品的方法，所述方法包括：在摻雜層中形成溝槽，所述溝槽具有上部和下部，并且所述上部的寬度大于所述下部的寬度；沿著所述溝槽的下部的側壁和所述溝槽的底面形成第一絕緣層；沿著所述溝槽的上部的側壁形成柵極介電層；沿著所述柵極介電層的側壁形成第一導電部件；將所述摻雜層的上部轉換為主體結構，所述主體結構下方的其余摻雜層具有第一摻雜類型，并且所述主體結構具有體區(qū)，所述體區(qū)具有不同于所述第一摻雜類型的第二摻雜類型；在所述主體結構中形成第一區(qū)域，所述第一區(qū)域具有所述第二摻雜類型，并且所述第一區(qū)域的導電性大于所述主體結構的體區(qū)的導電性；以及在所述主體結構中形成第二區(qū)域，所述第二區(qū)域具有所述第一摻雜類型。

該方法進一步包括：形成覆蓋所述第一導電部件和所述第一絕緣層的第二絕緣層；以及沿著所述第二絕緣層的側壁和底面形成第二導電部件。