[發(fā)明專利]MOS電容器、其制造方法及使用該電容器的半導體器件

在審

• 申請?zhí)枺?/td>: 201210560741.6
• 申請日: 2012-12-20
• 公開（公告）號: CN103545383A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設計）人: 林庭燮
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: H01L29/94
• 分類號: H01L29/94;H01L27/108;H01L21/02
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

技術(shù)領(lǐng)域

本發(fā)明涉及一種MOS（金屬氧化物半導體）電容器、其制造方法以及使用該MOS電容器的半導體器件，更具體地說，涉及使用虛設單元作為采用開放式位線結(jié)構(gòu)的半導體器件中的MOS電容器的技術(shù)。

背景技術(shù)

在動態(tài)隨機存取存儲器（DRAM）中節(jié)省成本是重要的因素，而減縮芯片的尺寸可有效地節(jié)省成本。

截至目前為止，已通過微型化處理技術(shù)而將存儲單元（cell，又稱為晶胞）尺寸縮小，但是還需要通過改變存儲器布局來縮小芯片尺寸。

具體地說，存儲單元和讀出放大器的布局方案為影響DRAM的芯片尺寸的重要設計因素，其中存儲單元包括一個晶體管和一個電容器，讀出放大器構(gòu)造為讀出并且放大存儲單元的數(shù)據(jù)。存儲單元陣列和讀出放大器的布局方案包括折疊式位線方案以及開放式位線方案，存儲單元陣列包括多個存儲單元區(qū)塊（或多個存儲單元墊）。

因此，在折疊式位線方案中，以四根位線為節(jié)距設置一個讀出放大器，讀出放大器的布局設計比開放式位線方案的布局設計簡單。然而，由于折疊式位線方案需要的存儲單元面積是開放式位線方案的面積的兩倍，因此使得芯片尺寸增加。

根據(jù)開放式位線方案，存儲單元設置在字線和位線的所有交叉處，從而存儲單元的密度是最高的，由此可獲得小尺寸的芯片。然而，在開放式位線方案中，連接至不同存儲單元區(qū)塊的位線和互補位線連接至讀出放大器區(qū)塊。也就是說，在讀出放大器布局設計中，讀出放大器區(qū)塊以兩根位線為節(jié)距進行設置。

在開放式位線型存儲單元陣列中，當讀出放大器連接至與不同存儲單元區(qū)塊相連的位線時，最外部存儲單元區(qū)塊中的一半位線保留在虛設狀態(tài)下。也就是說，與虛設狀態(tài)下的位線相連從而不能用作存儲單元的虛設單元設置在最外部存儲單元區(qū)塊中。因此，與芯片尺寸相關(guān)聯(lián)地產(chǎn)生不需要的費用。

發(fā)明內(nèi)容

本發(fā)明涉及一種能夠增加芯片的每晶片晶粒數(shù)的半導體器件及其制造方法，其中該半導體器件使用虛設單元作為開放式位線結(jié)構(gòu)的MOS電容器。

根據(jù)示例性實施例的一個方面，提供一種MOS器件，該MOS器件為設置在開放式位線型單元陣列中的最外部單元區(qū)塊中的半導體器件。半導體器件可以包括：第一電極，其包括虛設單元的溝道區(qū)和存儲節(jié)點觸點，所述虛設單元設置在使用開放式位線結(jié)構(gòu)的單元陣列的最外部單元區(qū)塊中；介電層，其設置在溝道區(qū)的一部分上方；以及第二電極，其設置在所述介電層上方且包括所述虛設單元的位線。

所述位線包括多晶硅層和金屬層的層疊結(jié)構(gòu)，所述金屬層包括鎢（W）。所述溝道區(qū)包括N型離子注入?yún)^(qū)域。所述N型離子注入?yún)^(qū)域形成于凹陷部下方，所述凹陷部以預定深度形成于半導體基板的有源區(qū)中。所述半導體器件可以包括虛設單元，所述虛設單元包括：有源區(qū)，其包括位線觸點（BLC）區(qū)域、存儲節(jié)點觸點（SNC）區(qū)域和所述溝道區(qū)；第一柵極和第二柵極，其設置在所述溝道區(qū)上方；以及存儲節(jié)點觸點，其設置在所述存儲節(jié)點觸點區(qū)域中。所述第一電極還包括設置在所述存儲節(jié)點觸點上方的金屬觸點和金屬線。所述介電層包括選自如下群組中的任一者，所述群組包括氧化硅（SiO₂）、氮氧化硅（SiON）、諸如二氧化鉿（HfO₂）或氧化鉭（Ta₂O₅）的高k值材料、以及它們的組合。

根據(jù)示例性實施例的另一方面，提供一種布置在開放式位線結(jié)構(gòu)的最外部單元墊中的半導體器件。所述半導體器件可以包括：有源區(qū)，其包括位線觸點（BLC）區(qū)域、存儲節(jié)點觸點（SNC）區(qū)域以及溝道區(qū)；第一電極；介電層，其鄰近所述第一電極并且設置在所述位線觸點區(qū)域下方；以及第二電極，其設置在所述介電層上方并且包括虛設位線，其中，所述第一電極包括：N型離子注入?yún)^(qū)域，其位于所述溝道區(qū)中；存儲節(jié)點觸點，其設置在所述存儲節(jié)點觸點區(qū)域中；以及金屬觸點和金屬線，其設置在所述存儲節(jié)點觸點上方，其中，所述第一電極、所述介電層以及所述第二電極構(gòu)成電容器。

所述N型離子注入?yún)^(qū)域設置在以預定深度形成于所述有源區(qū)中的凹陷部下方。所述第二電極包括多晶硅層和金屬層的層疊結(jié)構(gòu)，所述金屬層包括鎢（W）。所述介電層包括選自如下群組中的任一者，所述群組包括氧化硅（SiO₂）、氮氧化硅（SiON）、諸如二氧化鉿（HfO₂）或氧化鉭（Ta₂O₅）的高k值材料、以及它們的組合。