[發明專利]用于原邊反激式變換器的控制電路

有效

• 申請號: 201210560234.2
• 申請日: 2012-12-20
• 公開（公告）號: CN103066851A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 來新泉;葉強;賈衛剛;關會麗
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H02M3/335
• 分類號: H02M3/335
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 王品華;朱紅星

技術領域

本發明屬于電子電路技術領域，涉及模擬集成電路，特別是一種用于原邊反激式變換器的控制電路。

背景技術

原邊反激式變換器作為一種非常重要的電源管理類電路，由于其具有結構簡單、成本低廉等優點，被廣泛應用于小功率電源和各種電源適配器中。原邊反激式變換器利用初級側輔助繞組，對輸出電壓進行采樣，避免了在次級側直接對輸出電壓進行采樣，可以有效的減少變換系統的元件數目，縮小變換系統電路板的PCB面積并且可以提升變換系統的工作效率。原邊反激式變換器中最核心的部分為控制電路，因此用于原邊反激式變換器的控制電路的研究越來越受關注。

圖1所示為用于原邊反激式變換器的控制電路以及外圍器件的拓撲結構圖，包括電壓采樣模塊、電流采樣模塊、PWM比較器、誤差放大器EA、斜波補償模塊、邏輯驅動模塊、外圍三端變壓器、外圍NMOS管和外圍輸出線；電壓采樣模塊對外圍三端變壓器輔助繞組L_A上的電壓進行采樣，電流采樣模塊對外圍NMOS管的漏極電流進行采樣，輸出電流采樣信號V4給斜波補償模塊，斜波補償模塊及誤差放大器EA均與PWM比較器相連，PWM比較器輸出控制信號V6給邏輯驅動模塊，該邏輯驅動模塊輸出驅動信號V7，該驅動信號V7控制外圍NMOS管的漏極電流。

實際應用中，由于外圍輸出線較長，當外圍輸出線流過電流時，就會在外圍輸出線上產生電壓降，可能觸發原邊反激式變換器后級電路的欠壓保護，導致整個轉換系統不工作。

發明內容：

本發明的目的在于針對上述控制電路的不足，提出了一種用于原邊反激式變換器的控制電路，以實現對原邊反激式變換器的輸出線壓降進行補償，保證原邊反激式變換器的后級電路及整個轉換系統正常工作。

為實現上述目的，本發明包括：誤差放大器EA、電壓采樣模塊1、電流采樣模塊2、PWM比較器3、斜波補償模塊4和邏輯驅動模塊5；電壓采樣模塊1輸出電壓采樣信號V2給誤差放大器EA的反相輸入端，電流采樣模塊2的第一輸出端輸出電流采樣信號V4給斜波補償模塊4，斜波補償模塊4及誤差放大器EA的輸出端均與PWM比較器3相連，PWM比較器3輸出控制信號V6給邏輯驅動模塊5，通過邏輯驅動模塊5輸出驅動信號V7控制原邊反激式變換器的正常工作；其特征在于：電流采樣模塊2的第二輸出端連接有輸出線壓降補償電路8，該輸出線壓降補償電路8輸出基準電壓VREF1給誤差放大器EA的同相輸入端，以對原邊反激式變換器的輸出線壓降進行補償；

所述輸出線壓降補償電路8，包括電壓電流轉換模塊81和基準電壓補償模塊82；電壓電流轉換模塊81將電流采樣模塊2的第二輸出端所輸出的補償信號VIO轉換為電流信號I4給基準電壓補償模塊82；基準電壓補償模塊82將電流信號I4轉換為基準電壓VREF1輸入給誤差放大器EA的同相輸入端。

作為優選，上述電壓電流轉換模塊81，包括：第一運算放大器OP1、第一PMOS管MP1、第二PMOS管MP2、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第三電阻R3和第一基準電流I1；其中：

所述第一運算放大器OP1的同相輸入端與電流采樣模塊2第二輸出端所輸出的補償信號VIO相連，其反相輸入端分別與第三電阻R3的一端和第二NMOS管MN2的源極相連，第三電阻R3的另一端接地，第一運算放大器OP1的輸出端與第二NMOS管MN2的柵極相連；

所述第二PMOS管MP2的柵極分別與第一PMOS管MP1的漏極、柵極以及第二NMOS管MN2的漏極相連，第二PMOS管MP2的漏極與第四NMOS管MN4的漏極相連，作為電壓電流轉換模塊81的輸出端輸出電流信號I4；

所述第三NMOS管MN3的柵極、漏極以及第四NMOS管MN4的柵極均與第一基準電流I1的負端相連，第一基準電流I1的正端與其所在芯片的電源電壓VDD相連，第一PMOS管MP1和第二PMOS管MP2的源極均與其所在芯片的電源電壓VDD相連，第三NMOS管MN3和第四NMOS管MN4的源極均接地。

作為優選，上述基準電壓補償模塊82，包括：第二運算放大器OP2、第四電阻R4、第五電阻R5、第六電阻R6、第五NMOS管MN5、第三PMOS管MP3、第四PMOS管MP4和緩沖器821；

所述第二運算放大器OP2的同相輸入端及第四電阻R4的一端均與電壓電流轉換模塊81所輸入的電流信號I4相連，第二運算放大器OP2的反相輸入端分別與第五電阻R5的一端和第五NMOS管MN5的源極相連，第二運算放大器OP2的輸出端與第五NMOS管MN5的柵極相連；