[發(fā)明專利]一種元胞結(jié)構(gòu)及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210559670.8
• 申請(qǐng)日: 2012-12-20
• 公開（公告）號(hào): CN103050491A
• 公開（公告）日: 2013-04-17
• 發(fā)明（設(shè)計(jì)）人: 葉俊;張邵華
• 申請(qǐng)（專利權(quán)）人: 杭州士蘭微電子股份有限公司
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L21/77
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明屬于功率半導(dǎo)體器件靜電放電技術(shù)領(lǐng)域，尤其涉及一種元胞結(jié)構(gòu)及其制造方法。

背景技術(shù)

靜電放電(Electrostatic?Discharge，ESD)是造成大多數(shù)電子組件受到破壞的重要因素，為了避免電子組件遭受破壞，電子工程師們想了很多應(yīng)對(duì)策略，其中一個(gè)主流思想是對(duì)單個(gè)器件或者集成電路進(jìn)行ESD設(shè)計(jì)，即通過加入ESD防護(hù)組件來保護(hù)需要被保護(hù)的器件或者集成電路。被廣泛采用的ESD防護(hù)組件有二極管(Diode)、雙極型晶體管(NPN/PNP)、金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)、硅控整流器(SCR)等。

Edward?John?Coyne等人提出一種靜電防護(hù)組件(參見文獻(xiàn)1：Edward?JohnCoyne?et?al，ELECTROSTATIC?PROTECTION?DEVICE，In?May?5，2011，US2011/0101444?A1，United?States?Patent)，通過引入縱向NPN作為ESD保護(hù)組件，來提高抗ESD能力。另外，Shi-Tron?Lin等人提出一種閉合柵MOSFET結(jié)構(gòu)(參見文獻(xiàn)2：Shi-Tron?Lin?et?al，DISTRIBUTED?MOSFET?STRUCTURE?WITHENCLOSED?GATE?FOR?IMPROVED?TRANSISTOR?SIZE/LAYOUT?AREARATIO?AND?UNIFORM?ESD?TRIGGERING，In?Dec?14，1999，US6,002,156，United?States?Patent)，通過分布的閉合柵MOSFET結(jié)構(gòu)作為ESD防護(hù)組件來提高抗ESD能力。然而，這些ESD防護(hù)組件的形成相對(duì)比較復(fù)雜，且需要額外的掩膜版，在提升ESD能力的同時(shí)也增加了成本。

因此，需要提出一種新的功率半導(dǎo)體器件，以解決現(xiàn)有技術(shù)中ESD防護(hù)組件為提高抗ESD能力而需額外增加掩膜版，且形成相對(duì)比較復(fù)雜的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種元胞結(jié)構(gòu)及其制造方法，以便將串聯(lián)的電阻作為一種ESD防護(hù)組件，來提升ESD能力。

為解決上述問題，本發(fā)明提供一種元胞結(jié)構(gòu)，多個(gè)所述元胞排列形成元胞陣列結(jié)構(gòu)而形成具有第一端口、第二端口和第三端口的功率半導(dǎo)體器件，所述三個(gè)端口中的任意一端口或多個(gè)端口分別連接一電阻，每個(gè)所述元胞包括：

一外延層；一第二型輕摻雜區(qū)，形成于所述外延層中；第一型重?fù)诫s區(qū)和第二型重?fù)诫s區(qū)，分別形成于所述第二型輕摻雜區(qū)中；重?fù)诫s區(qū)短接孔，形成于所述第一型重?fù)诫s區(qū)和第二型重?fù)诫s區(qū)上；柵介質(zhì)層，形成于外延層、緊鄰?fù)庋訉拥牡诙洼p摻雜區(qū)及緊鄰第二型輕摻雜區(qū)的部分第一型重?fù)诫s區(qū)的表面上；第一多晶硅條，形成于所述柵介質(zhì)層上；其中，所有所述元胞中的第一型重?fù)诫s區(qū)和重?fù)诫s區(qū)短接孔在所述第二型輕摻雜區(qū)中所包圍的區(qū)域?yàn)榈诙丝谶B接的電阻。

進(jìn)一步的，所述功率半導(dǎo)體器件為MOSFET、IGBT、雙極型晶體管中的任意一種或由MOSFET、IGBT和雙極型晶體管衍生出來的功率半導(dǎo)體器件；其中，所述功率半導(dǎo)體器件為MOSFET時(shí)，所述MOSFET的第一端口、第二端口和第三端口分別對(duì)應(yīng)柵極端、源極端和漏極端；所述功率半導(dǎo)體器件為IGBT時(shí)，所述IGBT的第一端口、第二端口和第三端口分別對(duì)應(yīng)柵極端、發(fā)射極端和集電極端；所述功率半導(dǎo)體器件為雙極型晶體管時(shí)，所述雙極型晶體管的第一端口、第二端口和第三端口分別對(duì)應(yīng)基極端、發(fā)射極端和集電極端。

進(jìn)一步的，所有所述元胞中的第一型重?fù)诫s區(qū)連接在一起，其中一個(gè)元胞的第一型重?fù)诫s區(qū)上設(shè)有第二端口；所有所述元胞中的重?fù)诫s區(qū)短接孔連接在一起，其中另一個(gè)元胞的重?fù)诫s區(qū)短接孔形成源極或發(fā)射極。

進(jìn)一步的，所述元胞為條形、方形、六邊形或圓形。

進(jìn)一步的，所述元胞陣列結(jié)構(gòu)為圓形陣列、方形陣列、六邊形陣列。

進(jìn)一步的，所述第一型重?fù)诫s區(qū)和第二型重?fù)诫s區(qū)之間具有根據(jù)抗靜電放電能力的需求而調(diào)整的間距和/或所述重?fù)诫s區(qū)短接孔和第一型重?fù)诫s區(qū)之間具有根據(jù)抗靜電放電能力的需求而調(diào)整的間距。

根據(jù)本發(fā)明的另一面，本發(fā)明提供一種元胞結(jié)構(gòu)的制造方法，多個(gè)所述元胞排列形成元胞陣列結(jié)構(gòu)而形成具有第一端口、第二端口和第三端口的功率半導(dǎo)體器件，所述三個(gè)端口中的任一端口或多個(gè)端口分別連接一電阻，每個(gè)所述元胞形成的步驟如下：