[發明專利]半導體器件

有效

• 申請號: 201210555738.5
• 申請日: 2012-12-19
• 公開（公告）號: CN103390420B
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 金亨洙
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 石卓瓊;俞波

本發明公開了一種感測放大器電路，所述感測放大器電路包括：使能信號發生單元，所述使能信號發生單元被配置成當感測到輸入信號的電壓電平變化時產生使能信號；吸收單元，所述吸收單元被配置成響應于使能信號而提供感測電壓；以及感測單元，所述感測單元被配置成響應于感測電壓和輸入信號而產生輸出信號。

相關申請的交叉引用

本申請要求2012年5月7日向韓國知識產權局提交的申請號為10-2012-0048125的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明總體而言涉及半導體器件、感測放大器電路和使用感測放大器電路的半導體器件。

背景技術

半導體器件以低功率來驅動，且因而被配置成包括用于感測電壓電平差并且用于將電壓電平差轉換成數字電平的感測放大器電路。常規的感測放大器電路可以感測輸入信號的電壓電平之間的差。根據感測的結果具有較高電壓電平的輸入信號被放大為高電平并且輸出，而根據感測的結果具有較低電壓電平的輸入信號被放大為低電平并且輸出。利用另一種方法的感測放大器電路將具有較低電壓電平的輸入信號放大成低電平的信號，使得具有較低電壓電平的輸入信號與具有較高電壓電平的輸入信號清楚地區分開。

圖1是說明已知的感測放大器電路的結構的示圖。參見圖1，感測放大器電路10分別包括第一至第五晶體管N1、N2、N3、N4以及N5。感測放大器電路10的左側與輸入端子相對應，而感測放大器電路10的右側與輸出端子相對應。當信號從輸入端子傳送到輸出端子時，第一晶體管N1響應于感測控制信號EN而導通，因而供應接地電壓VSS。當將信號從輸入端子傳送到輸出端子時，第二晶體管N2和第三晶體管N3的導通程度根據輸入信號IN和INB的電平而變化。因此，第一至第三晶體管N1、N2以及N3通過放大輸入信號IN和INB而分別可以產生輸出信號OUT和OUTB。第四晶體管N4和第五晶體管N5當信號從輸入端子傳送到輸出端子時關斷，但是當信號從輸出端子傳送到輸入端子時響應于控制信號WE而導通。當第四晶體管N4和第五晶體管N5導通時，它們將輸入端子和輸出端子耦接。

當信號從輸入端子傳送到輸出端子時感測放大器電路10的操作如下。當輸入信號IN具有比輸入信號INB高的電平時，第二晶體管N2的導通程度比第三晶體管N3的導通程度大。因此，輸出端子OUTB下降到接地電壓(VSS)電平比輸出端子OUT快。當輸出信號OUTB達到接地電壓(VSS)電平時，輸入信號IN和INB的電壓電平差被放大，且因而可以經由輸出端子將放大的輸出信號OUT和OUTB輸出。

在要導通供應接地電壓VSS的第一晶體管N1的感測控制信號EN被使能時，感測放大器電路10開始感測放大操作。因此，感測控制信號EN被使能的時間點與感測放大器電路10的準確操作密切相關。例如，如果在正常的時間點處不施加輸入信號IN和INB，則輸入信號OUT和OUTB的電平可能是反向的，或者產生輸出信號OUT和OUTB的時間點可能會延遲。

此外，即使在大體分別執行感測操作的第二晶體管N2與第三晶體管N3之間發生失配時，則也可能不會正常地產生輸出信號OUT和OUTB。

發明內容

本文描述了通過精確地感測并放大輸入信號來穩定地產生輸出信號的感測放大器電路，以及使用感測放大器電路的半導體器件。

在一個實施例中，一種感測放大器電路包括：使能信號發生單元，所述使能信號發生單元被配置成當感測到輸入信號的電壓電平變化時產生使能信號；吸收單元，所述吸收單元被配置成響應于使能信號而提供感測電壓；以及感測單元，所述感測單元被配置成響應于感測電壓和輸入信號而產生輸出信號。

在一個實施例中，一種感測放大器電路包括：使能信號發生單元，所述使能信號發生單元被配置成響應于輸入信號而從感測控制信號產生使能信號；吸收單元，所述吸收單元被配置成響應于使能信號而供應感測電壓；以及感測單元，所述感測單元被配置成響應于感測電壓和輸入信號而產生輸出信號。