[發明專利]合成孔徑雷達成像系統的矩陣轉置方法及轉置裝置

有效

• 申請號: 201210553860.9
• 申請日: 2012-12-19
• 公開（公告）號: CN103048644A
• 公開（公告）日: 2013-04-17
• 發明（設計）人: 易勇軍;宗竹林;鄭侃;張軍;何訸;王超
• 申請（專利權）人: 電子科技大學
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S13/90
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 詹福五

1.合成孔徑雷達成像系統的矩陣轉置方法，包括：

步驟I.合成孔徑雷達回波矩陣數據的輸入：轉置處理器中的通訊單元將PC機輸入的待轉置的合成孔徑雷達回波數據矩陣的大小、以及SDRAM最大行地址數和最大列地址數送入參數配置單元后，轉步驟II；通訊單元同時將PC機輸入的合成孔徑雷達回波矩陣數據陸續送入輸入緩存單元后，轉步驟III；

步驟II.對輸入回波數據矩陣的分割及讀寫地址的生成：將待轉置矩陣分割成行數個子矩陣，即將待轉置矩陣中每一行的數據組成一個子矩陣，每個子矩陣的行數等于待轉置矩陣的列數的平方除以SDRAM的最大列地址數后的平方根、子矩陣的列數等于SDRAM的最大列地址數的平方根；然后按照以下方法分別在寫地址單元中生成寫地址、在讀地址單元中生成讀地址后，轉步驟III；其中：

寫地址生成：首先從第一個子矩陣塊的第一行的第一個地址開始依次至該行最后一個地址寫完，再從該子矩陣塊的第二行的第一個地址開始依次至該行最后一個地址寫完，直至該子矩陣塊的最后一行的最后一個地址寫完；按以上方式再依次對二個子矩陣塊、第三個子矩陣塊，直到最后的一個子矩陣塊進行寫地址處理，以完成寫地址；

讀地址生成：首先從第一行子矩陣中第一個子矩陣塊的第一行第一列的地址開始、依次至最后一個子矩陣塊的第一行第一列的地址的讀入，然后從第二行子矩陣中第一個子矩陣塊的第一行第一列的地址開始、依次至該行子矩陣中最后一個子矩陣塊的第一行第一列的地址的讀入，按以上方式再依次從第三行子矩陣中第一個子矩陣塊的第一行第一列的地址開始、依次至該行子矩陣中最后一個子矩陣塊的第一行第一列的地址的讀入，再依次進行直至最后一行子矩陣中最后一個子矩陣塊的第一行第一列地址的讀入，從而完成對各行子矩陣中各子矩陣塊的第一行第一列地址的讀入；按以上方式再依次完成對各行子矩陣中的各子矩陣塊的第一行第二列、第一行第三列，至最后一行子矩陣中最后一個子矩陣塊的第一行最后一列地址的讀入；再按上述方式循環進行，依次完成對各行子矩陣中各子矩陣塊第二行第一列、至第二行最后一列地址的讀入；仍按以上方式直至對各行子矩陣中各子矩陣塊最后一行最后一列地址的讀入，從而生成讀地址；

步驟III.將緩存的回波矩陣數據寫入SDRAM：將由步驟I陸續存入輸入緩存單元的矩陣數據由SDRAM控制單元按步驟II生成的寫地址陸續經轉置處理器上的輸入/輸出接口寫入SDRAM中，寫入的方法是將待轉置的合成孔徑雷達回波數據矩陣的每一整行數據寫入SDRAM內的一個子矩陣塊中，一直到待轉置的合成孔徑雷達回波數據矩陣全部寫入SDRAM中后，存儲待用并轉步驟IV；

步驟IV.將回波矩陣數據讀入輸出緩存單元及回波矩陣數據的轉置輸出：將步驟III存儲待用的矩陣數據由SDRAM控制單元按步驟II生成的讀地址，依次將每一個子矩陣塊的第一個數據讀出并經轉置處理器上的輸入/輸出接口陸續讀入輸出緩存單元中，同時將讀入輸出緩存單元中的回波矩陣數據陸續輸入并串轉換單元，然后經并串轉換單元進行并串處理之后依次輸往成像處理器；待所有子矩陣塊的第一個數據讀出完成后，再陸續讀出各子矩陣塊的第二個數據，仍按以上方式陸續讀入輸出緩存單元，再經并串轉換單元處理后輸往成像處理器；接著讀取各子矩陣塊的第三個數據，一直到所有子矩陣塊的最后一個數據讀出并經并串轉換單元處理后輸往成像處理器；即完成對合成孔徑雷達成像系統矩陣的轉置處理。

2.按權利要求1所述合成孔徑雷達成像系統的矩陣轉置方法所用轉置裝置，包括：FPGA轉置處理器，SDRAM，成像處理器，關鍵在于FPGA轉置處理器中還包括通訊單元，參數配置單元及寫地址單元、讀地址單元，輸入緩存單元，SDRAM控制單元，輸出緩存單元，并串轉換單元；而隨機存取存儲器為單片SDRAM；FPGA轉置處理器中的通訊單元通過輸入接口與PC機連接以接收待轉置的合成孔徑雷達回波數據、通過兩個輸出接口分別與輸入緩存單元及參數配置單元的輸入接口連接，參數配置單元則通過兩個輸出接口分別與寫地址單元及讀地址單元連接，而輸入緩存單元及寫地址單元、讀地址單元的輸出接口分別與SDRAM控制單元的輸入接口連接，SDRAM控制單元通過其輸出接口與輸出緩存單元連接，輸出緩存單元通過其輸出接口與并串轉換單元連接，而FPGA轉置處理器則通過SDRAM控制單元的輸入/輸出接口與SDRAM連接、通過并串轉換單元的的輸出接口與成像處理器連接；以上所述各連接均為數據線連接。