[發明專利]半導體器件的形成方法

有效

• 申請號: 201210553295.6
• 申請日: 2012-12-18
• 公開（公告）號: CN103871857B
• 公開（公告）日: 2017-09-26
• 發明（設計）人: 張海洋;王冬江
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體器件的形成方法。

背景技術

在現有技術中，“后柵（gate last)”工藝為形成金屬柵極的一個主要工藝。這種技術的特點是在對硅片進行漏/源區離子注入操作以及隨后的高溫退火步驟完成之后再形成金屬柵極。

在現有技術中，存在應用后柵工藝制作PMOS晶體管與NMOS晶體管協同工作的集成電路。其中，一些集成電路中相鄰的PMOS晶體管、NMOS晶體管金屬柵極在柵線方向（垂直源極與漏極連線方向）相互接觸，即通過兩個相鄰金屬柵極的接觸實現兩個金屬柵極的相互電連接。在后柵工藝中，PMOS晶體管的金屬柵極與相鄰的NMOS的金屬柵極之間的接觸好壞，是影響半導體器件性能的關鍵因素之一。在現有技術中形成PMOS晶體管金屬柵極與NMOS晶體管金屬柵極方法為：參照圖1，提供半導體襯底10，在半導體襯底10上形成有第一金屬柵極11、與第一金屬柵極11相鄰的偽柵12、層間介質層13。參照圖2，形成圖形化的光刻膠層14，暴露偽柵12。繼續參照圖3，以圖形化的光刻膠層14為掩模，干法刻蝕去除偽柵12，形成偽柵溝槽121，之后，濕法腐蝕去除偽柵溝槽121側壁和底部的聚合物。最后，參照圖4，去除圖形化的光刻膠層14，在偽柵溝槽121中形成第二金屬柵極15。其中，第一金屬柵極11對應PMOS晶體管的金屬柵極，第二金屬柵極15對應NMOS晶體管的金屬柵極，或相反。

但是，使用現有技術的后柵工藝制作的在柵線方向上具有相互接觸的兩金屬柵極的半導體器件的性能不佳。

更多關于后柵工藝的知識，請參考2011年5月4日公開的、專利號為CN102044421A的中國專利文獻。

發明內容

本發明解決的問題是現有技術的后柵工藝形成的半導體器件的性能不佳。

為解決上述問題，本發明提供一種新的半導體器件的形成方法，包括：

提供半導體襯底，沿柵線方向，在所述半導體襯底上形成有相互隔開的第一偽柵極和第二偽柵極；

在所述半導體襯底上形成層間介質層；

形成所述層間介質層后，去除所述第一偽柵極，形成第一偽柵溝槽，在第一偽柵溝槽中形成第一柵極；

形成所述第一柵極后，去除所述第二偽柵極，形成第二偽柵溝槽，在第二偽柵溝槽中形成第二柵極；

去除所述第一柵極和第二柵極之間的部分或全部層間介質層，形成連接第一柵極和第二柵極的凹槽；

在所述凹槽中填充導電物質，將第一柵極和第二柵極電連接。

可選的，形成第一偽柵極和第二偽柵極的方法，包括：

在半導體襯底上形成偽柵極層；

圖形化所述偽柵極層，形成偽柵極；

將所述偽柵極分割成相互隔開的第一偽柵極、第二偽柵極。

可選的，形成連接第一柵極和第二柵極的凹槽的方法，包括：

在所述層間介質層、第一柵極和第二柵極上形成圖形化的掩膜層，定義待形成的凹槽的位置；

以所述圖形化的掩膜層為掩模，刻蝕部分或全部層間介質層，形成連接第一柵極和第二柵極的凹槽；

去除圖形化的掩膜層。

可選的，在形成第一偽柵極和第二偽柵極后，形成層間介質層之前，還包括：

在第一偽柵極兩側的半導體襯底中進行離子注入，形成第一源區和第一漏區；

在第二偽柵極兩側的半導體襯底中進行離子注入，形成第二源區和第二漏區，其中，第一源區和第一漏區與第二源區和第二漏區的類型不同。

可選的，第一源區和第一漏區中注入的離子為N型離子，第二源區和第二漏區中注入的離子為P型離子。

可選的，去除第一偽柵極的方法，包括：

形成圖形化的掩膜層，定義第一偽柵極的位置；

以所述圖形化的掩膜層為掩模，使用干法刻蝕去除第一偽柵極；

使用濕法腐蝕去除所述干法刻蝕中形成的聚合物；

去除圖形化的掩膜層。

可選的，去除第二偽柵極的方法，包括：

形成圖形化的掩模層，定義第二偽柵極的位置；

以圖形化的掩模層為掩模，使用干法刻蝕去除第二偽柵極；

使用濕法腐蝕去除所述干法刻蝕中形成的聚合物；

去除圖形化的掩模層。

可選的，在形成圖形化的掩模層之前，形成氮化鈦層，覆蓋層間介質層、第一柵極、第二偽柵極。

可選的，使用干法刻蝕去除第一偽柵極或第二偽柵極，使用的刻蝕氣體包括O₂。