[發明專利]PMOS晶體管、NMOS晶體管及其各自的制作方法有效

申請號：	201210553265.5	申請日：	2012-12-18
公開（公告）號：	CN103871887A	公開（公告）日：	2014-06-18
發明（設計）人：	李鳳蓮;倪景華	申請（專利權）人：	中芯國際集成電路制造（上海）有限公司
主分類號：	H01L21/336	分類號：	H01L21/336;H01L21/28;H01L29/78;H01L29/423
代理公司：	北京集佳知識產權代理有限公司 11227	代理人：	駱蘇華
地址：	201203 ***	國省代碼：	上海;31
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	pmos 晶體管 nmos 及其各自制作方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明屬于半導體制造領域，特別是涉及PMOS晶體管及其制作方法、NMOS晶體管及其制作方法。

背景技術

隨著集成電路集成度的提高，半導體器件的尺寸逐步按比例縮小，在半導體器件尺寸按比例縮小的過程中，漏極電壓并不隨之減小，這就導致源極與漏極之間的溝道區電場增大，在強電場作用下，電子在兩次碰撞之間會加速到比熱運動速度高許多倍的速度，由于電子的動能很大該電子被稱為熱電子，從而引起熱電子效應（hot?electron?effect）。熱電子效應會導致熱電子向柵介質層注入，形成柵電極電流和襯底電流，以致影響半導體器件和電路的可靠性。為了克服熱電子效應，有多種對MOS晶體管結構的改進方法，例如雙注入結構、埋溝結構、分立柵結構、埋漏結構等等，其中研究較多且實用價值較大的一種是輕摻雜漏（Lightly?Doped?Drain，簡稱LDD）結構。輕摻雜漏結構可以降低電場，并可以顯著改善熱電子效應。

除了改進熱電子效應以提高MOS晶體管的性能外，由于應力可以改變硅材質的能隙和載流子遷移率，因此通過應力來提高MOS晶體管的性能成為越來越常用的手段。具體地，通過適當控制應力，可以提高載流子（NMOS晶體管中的電子，PMOS晶體管中的空穴）遷移率，進而提高驅動電流，以此極大地提高MOS晶體管的性能。

以PMOS晶體管為例，可以采用嵌入式硅鍺技術（Embedded?SiGe?Technology）以在晶體管的溝道區域產生壓應力，進而提高載流子遷移率。所謂嵌入式硅鍺技術是指在半導體襯底的需要形成源極及漏極的區域中埋置硅鍺材質，利用硅與硅鍺（SiGe）之間的晶格失配對溝道區域產生壓應力。更多關于嵌入式硅鍺技術的信息請參見公開號為US2006231826A1的美國專利文獻。

綜合上述原因，現有提出一種PMOS晶體管：如圖1所示，半導體襯底10上形成有柵極結構11，柵極結構11包括柵介質層111及形成在柵介質層111上的柵電極112，柵極結構11的兩側形成有側墻13；此外，柵極結構11兩側的半導體襯底10內形成有輕摻雜區12、14。以該側墻13為掩膜，在半導體襯底10的預形成源極及漏極的區域中形成凹槽15，其形狀例如為Σ（sigma）形，具有靠近PMOS晶體管溝道的凹槽尖端151，如此，在該凹槽15內填充硅鍺材質16后，可以對溝道施加壓應力。

然而，上述形成的PMOS晶體管由于凹槽15的引入，該凹槽15內填充的硅鍺材質16與輕摻雜區12、14具有界面，該界面影響載流子的遷移速率，造成空穴遷移速率變慢。

對于嵌入碳化硅以對溝道施加拉應力的NMOS晶體管，也存在上述影響載流子的遷移速率，造成電子遷移速率變慢的問題。

發明內容

本發明要解決的技術問題是嵌入硅鍺結構的PMOS晶體管中，嵌入的硅鍺與輕摻雜區存在界面，影響載流子的遷移速率，造成空穴遷移速率變慢；嵌入碳化硅結構的NMOS晶體管中，嵌入的碳化硅與輕摻雜區存在界面，影響載流子的遷移速率，造成電子遷移速率變慢。

為解決上述問題，本發明分別提供一種PMOS晶體管、一種NMOS晶體管及其各自制作方法。

其中，適于關鍵尺寸為45nm及其以下的PMOS晶體管的制作方法，包括：

提供硅襯底，在所述襯底上形成柵極結構，所述柵極結構包括形成在襯底上的柵介質層及形成在所述柵介質層上的柵電極；

在所述柵極結構兩側形成第一側墻；

以所述第一側墻為掩膜在襯底上形成輕摻雜區；

在所述第一側墻外覆蓋第二側墻，所述第二側墻位于所述輕摻雜區上方；

以所述柵極結構、第一側墻及第二側墻為掩膜，在襯底中預形成源極及漏極的區域形成凹槽，所述凹槽為sigma形或U形；

在所述凹槽內填充硅鍺材質；