[發(fā)明專利]一種逐次逼近型ADC版圖結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201210551926.0
• 申請日: 2012-12-18
• 公開（公告）號: CN103023504A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計）人: 劉珂;杜占坤;馬驍;邵莉
• 申請（專利權(quán)）人: 中國科學院微電子研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導體集成電路器件，特別是涉及一種逐次逼近型(SAR)模數(shù)轉(zhuǎn)換器(ADC)版圖結(jié)構(gòu)。

背景技術(shù)

在所有涉及到模擬信號和數(shù)字信號處理的電路中，模數(shù)轉(zhuǎn)換都是必不可少的組成部分，隨著技術(shù)的發(fā)展，對ADC的低功耗高性能的應用要求越來越高，尤其是在醫(yī)療及便攜式無線收發(fā)電子類產(chǎn)品應用中，要求電池能夠支撐更長的時間，因此要求電路不斷向低功耗發(fā)展，作為目前最常用的可以滿足要求的模數(shù)轉(zhuǎn)換器類型，逐次逼近型ADC占據(jù)低功耗應用的主導地位，在這其中，采用電容陣列數(shù)模轉(zhuǎn)換器(DAC)進行電荷標定的逐次逼近型ADC消耗的功耗最低，因此成為最為常用的結(jié)構(gòu)類型。

逐次逼近型ADC通過電容上開關(guān)的閉合與關(guān)斷實現(xiàn)電荷在電容上的分配，在輸入信號與基準電壓的共同作用下，在電容陣列輸出端得到電壓值，并通過比較器得到數(shù)字量化輸出，開關(guān)由數(shù)字邏輯進行控制，基準電壓由內(nèi)部偏置產(chǎn)生。因此，如何精確的完成電容陣列的精確匹配，減小外部信號對內(nèi)部信號的干擾，以及減少內(nèi)部模擬信號和數(shù)字信號之間的串擾，從而精確的完成量化轉(zhuǎn)換過程非常重要。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本發(fā)明所要解決的技術(shù)問題是提供一種逐次逼近型ADC的版圖結(jié)構(gòu)，與現(xiàn)有逐次逼近型ADC版圖結(jié)構(gòu)相比結(jié)構(gòu)簡單，面積小，匹配程度高，布局合理，并且具有不同工藝間的可移植性。具有該版圖結(jié)構(gòu)的ADC能減少控制信號的路徑，對共模干擾抑制作用明顯，可以減少噪聲對ADC性能的影響。

(二)技術(shù)方案

為達到上述目的，本發(fā)明提供了一種逐次逼近型ADC的版圖結(jié)構(gòu)，包括：

第一電容陣列版圖區(qū)106a、第二電容陣列版圖區(qū)106b、第三電容陣列版圖區(qū)106c和第四電容陣列版圖區(qū)106d，且這4個電容陣列版圖區(qū)在整個版圖結(jié)構(gòu)中呈田字型排列，上下左右完全對稱；以及

從左至右依次連接且位于第一至第四電容陣列版圖區(qū)的對稱中線上的比較器版圖區(qū)110、控制邏輯電路版圖區(qū)109、開關(guān)陣列版圖區(qū)108和基準與偏置電路版圖區(qū)107；

其中，第一電容陣列版圖區(qū)106a分別與第三電容陣列版圖區(qū)106c、比較器版圖區(qū)110、基準與偏置電路版圖區(qū)107相連接；第二電容陣列版圖區(qū)106b分別與第四電容陣列版圖區(qū)106d、比較器版圖區(qū)110及基準與偏置電路版圖區(qū)107相連接；第三電容陣列版圖區(qū)106c分別與第一電容陣列版圖區(qū)106a、基準與偏置電路107相連接；第四電容陣列版圖區(qū)106d分別與第二電容陣列版圖區(qū)106b、基準與偏置電路版圖區(qū)107相連接；

比較器版圖區(qū)110分別與第一電容陣列版圖區(qū)106a、第二電容陣列版圖區(qū)106b相連接；

基準與偏置電路版圖區(qū)107分別與第一電容器陣列版圖區(qū)106a、第二電容器陣列版圖區(qū)106b、第三電容陣列版圖區(qū)106c及第四電容陣列版圖區(qū)106d相連接。

上述方案中，所述第一電容陣列版圖區(qū)106a中，第一電容陣列由多個電容單元構(gòu)成，該多個電容單元等距放置并且形狀和大小一致；根據(jù)對應數(shù)字輸出的權(quán)重大小連接一定數(shù)量的電容單元構(gòu)成內(nèi)部電容，并保證連線長度按照二進制權(quán)重比例實現(xiàn)，以保證引入寄生電容后的內(nèi)部電容大小依然維持二進制權(quán)重比例關(guān)系；在電容陣列周邊增加一圈虛擬電容，保證每個電容單元在縱橫維度上都具有相同的外部環(huán)境。

上述方案中，所述第二電容陣列版圖區(qū)106b、第三電容陣列版圖區(qū)106c和第四電容陣列版圖區(qū)106d與第一電容陣列版圖區(qū)106a相同。

上述方案中，該逐次逼近型ADC的版圖結(jié)構(gòu)的芯片管腳分為模擬部分和數(shù)字部分，分別對應模擬信號和數(shù)字信號，模擬輸入輸出端管腳對應模擬供電端，數(shù)字輸入輸出端管腳對應數(shù)字供電端。

上述方案中，所述數(shù)字供電端位于所述第一電容陣列版圖區(qū)106a和第二電容陣列版圖區(qū)106b所在的一側(cè)，所述模擬供電端位于第三電容陣列版圖區(qū)106c和第四電容陣列版圖區(qū)106d所在的一側(cè)。

上述方案中，模擬信號流入端與電容陣列輸出端連接，數(shù)字信號輸出端與邏輯控制模塊相連接，減少數(shù)字信號路徑，降低對周圍敏感結(jié)點的干擾。

上述方案中，所述電容陣列周圍加上較寬的保護環(huán)，該保護環(huán)帶有阱接觸和不帶有阱接觸的兩種。

上述方案中，所述比較器版圖區(qū)110中的比較器作為模擬與數(shù)字信號的轉(zhuǎn)換樞紐，按照軸對稱的形式布局，并按照信號流向順序布局。

上述方案中，對所有模擬和條件允許的晶體管上，加上盡可能多的襯底接觸和阱接觸，并且襯底電壓與電源電壓相連接。