[發明專利]電腦主板及延時電路無效
| 申請號： | 201210549823.0 | 申請日： | 2012-12-18 |
| 公開（公告）號： | CN103869919A | 公開（公告）日： | 2014-06-18 |
| 發明（設計）人： | 鄭盛村;呂和棟;周安林 | 申請（專利權）人： | 鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司 |
| 主分類號： | G06F1/26 | 分類號： | G06F1/26 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 518109 廣東省深圳市*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 電腦 主板 延時 電路 | ||
1.一種電腦主板，包括一電壓轉換器、一可編程邏輯器件CPLD及一邏輯電路，該電壓轉換器用于在該電腦主板接通電源后轉換出一待機電壓，該電壓轉換器，包括一電壓合格腳用于在該待機電壓正常后輸出一高電平，其特征在于，該CPLD包括：
一振蕩器，用于產生時鐘信號；
一輸入腳，用于該電壓合格腳連接；
一計數器，用于每個時鐘信號來臨時偵測該輸入腳的電平，若該輸入腳為低電平則計數清零，而該輸入腳為高電平則計數加1；
一寄存器，儲存有一預設計數；及
一比較控制器，用于比較該計數器的計數與該預設計數，并在該計數器的計數達到該預設計數后通過該輸出腳輸出一控制信號，用于控制邏輯電路按照時序工作。
2.如權利要求1所述的電腦主板，其特征在于，該控制信號為解除邏輯電路的重置信號。
3.如權利要求1所述的電腦主板，其特征在于，該控制信號為高電平。
4.一種延時電路，連接一電壓轉換器，該電壓轉換器用于在接通電源后轉換出一待機電壓，該電壓轉換器，包括一電壓合格腳用于在該待機電壓正常后輸出一高電平，其特征在于，該延時電路包括：
一輸入腳，用于與電壓轉換器的電壓合格腳連接；
一振蕩器，用于產生時鐘信號；
一計數器，用于每個時鐘信號來臨時偵測該輸入腳的電平，若該輸入腳為低電平則計數清零，而該輸入腳為高電平則計數加1；
一寄存器，儲存有一預設計數；及
一比較控制器，用于比較該計數器的計數與該預設計數，并在該計數器的計數達到該預設計數后通過該輸出腳輸出一控制信號，用于控制邏輯電路按照時序工作。
5.如權利要求4所述的延時電路，其特征在于，該控制信號為解除邏輯電路的重置信號。
6.如權利要求4所述的延時電路，其特征在于，該控制信號為高電平。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司，未經鴻富錦精密工業（深圳）有限公司;鴻海精密工業股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210549823.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種智能終端的屏保解鎖方法
- 下一篇：電能表直流與偶次諧波狀態下性能檢測裝置
