[發明專利]時鐘同步方法、裝置及網絡設備

有效

• 申請號: 201210548840.2
• 申請日: 2012-12-17
• 公開（公告）號: CN103067112A
• 公開（公告）日: 2013-04-24
• 發明（設計）人: 郭發長
• 申請（專利權）人: 福建星網銳捷網絡有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張蓮蓮

技術領域

本發明涉及時鐘同步技術，尤其涉及一種時鐘同步方法、裝置及網絡設備。

背景技術

在現代通信網絡中，大多數電信業務的正常運行要求全網設備之間的頻率或時間差異保持在合理的誤差水平內，即網絡時鐘同步。網絡時鐘同步包括頻率同步和時間同步兩個概念。所謂頻率同步就是時鐘同步，是指信號之間的頻率或相位上保持某種嚴格的特定關系，信號在其相對應的有效瞬間以同一平均速率出現，以維持通信網絡中所有的設備以相同的速率運行，即信號之間保持恒定相位差。

伴隨計算機網絡的快速發展，越來越多的應用對時鐘同步精度提出了較高的需求，IEEE1588協議的誕生滿足了該需求，使用IEEE1588協議設計或集成的系統能夠在不增加網絡負荷的情況下，實現整個系統中各類不同精度、不同穩定性的時鐘的高精度同步，有效解決分布式系統中的實時性問題，進一步改善與提高系統精度。IEEE1588協議實際上是網絡測量和控制系統的精確時間同步協議（Precision?Clock?Synchronization?Protocol?For?Networked?Measurement?and?Control?Systems），通常簡稱為精確時間協議（Precision?Time?Protocol，簡稱為PTP）。

在現有技術中，最先是基于嵌入式系統實現IEEE1588協議，以進行時鐘同步，但是在實現過程中，由于嵌入式系統受到數據幀多級緩沖時延不穩定、晶振頻率漂移、中斷服務程序響應時間等因素限制，很難達到微秒級的同步精度。為此，出現一種采用硬件協助打時間戳的方式實現IEEE1588協議，采用硬件協助打時間戳的方法，即在物理層芯片或是交換芯片打上時間戳，實現了亞微秒級的精度同步，滿足高實時性、高精度的同步數據采集、記錄和分析的需求，但是，在硬件芯片上維持PTP完整80比特時間計數器的話，大大增加了硬件的代價，并且中央處理器（Central?Processing?Unit，簡稱為CPU）頻繁讀取物理層芯片或交換芯片打上的時間戳，大大影響了系統效率。

發明內容

本發明提供一種時鐘同步方法、裝置及網絡設備，用以提高時鐘同步的精度，降低對系統效率的影響并降低硬件上的實現代價。

第一方面提供一種時鐘同步裝置，包括：至少一個硬件芯片、中央處理器CPU和邏輯控制芯片；

所述硬件芯片，用于接收對端裝置發送的第一精確時間協議PTP事件報文，并記錄所述第一PTP事件報文到達所述硬件芯片的第一時間戳，將所述第一PTP事件報文的校正CF域中的校正值減去所述第一時間戳，然后將所述第一PTP事件報文發送給所述CPU；

所述CPU，用于接收所述硬件芯片發送的所述第一PTP事件報文，將所述第一PTP事件報文發送給所述邏輯控制芯片；

所述邏輯控制芯片，用于接收所述CPU發送的所述第一PTP事件報文并記錄所述第一PTP事件報文到達所述邏輯控制芯片的PTP時間戳，根據所述第一PTP事件報文和所述PTP時間戳，計算出所述邏輯控制芯片的第一PTP系統時間與所述對端裝置的第二PTP系統時間之間的第一時間偏差，并根據所述第一時間偏差與所述對端裝置進行時鐘同步。

第二方面提供一種時鐘同步方法，包括：

時鐘同步裝置的硬件芯片接收對端裝置發送的第一精確時間協議PTP事件報文，記錄所述第一PTP事件報文到達所述硬件芯片的第一時間戳，將所述第一PTP事件報文的校正CF域中的校正值減去所述第一時間戳，然后將所述第一PTP事件報文發送給所述時鐘同步裝置的中央處理器CPU；

所述CPU將所述第一PTP事件報文發送給所述時鐘同步裝置的邏輯控制芯片；

所述邏輯控制芯片記錄所述第一PTP事件報文到達所述邏輯控制芯片的PTP時間戳，根據所述第一PTP事件報文和所述PTP時間戳計算出所述邏輯控制芯片的第一PTP系統時間與所述對端裝置的第二PTP系統時間之間的第一時間偏差，并根據所述第一時間偏差與所述對端裝置進行時鐘同步。

第三方面提供一種網絡設備，包括：第一方面提供的任一時鐘同步裝置。