[發明專利]一種III-V族半導體納米線陣列場效應晶體管

無效

• 申請號: 201210545473.0
• 申請日: 2012-12-14
• 公開（公告）號: CN102969360A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 劉洪剛;常虎東;薛百清;王虹
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/43
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明涉及半導體集成電路制造技術領域，具體涉及一種III-V族半導體納米線陣列場效應晶體管。

背景技術

III-V化合物半導體材料相對硅材料而言，具有高載流子遷移率、大的禁帶寬度等優點，而且在熱學、光學和電磁學等方面都有很好的特性。在硅基CMOS技術日益逼近它的物理極限后，III-V化合物半導體材料以其高電子遷移率特性有可能成為備選溝道材料，用來制作CMOS器件。另外，FinFET器件和環柵場效應晶體管以其更加優越的柵控功能成為當前器件結構的研究熱點。由于III-V族半導體器件與硅器件有著許多不同的物理與化學性質，在III-V族半導體器件中，各種不同材料具有不同的選擇性腐蝕，這有利于制作各種不同結構的晶體管。因此，需要在III-V族半導體上采用新的器件結構和新的制作流程，以充分發揮III-V族半導體材料的材料特性，提高MOS器件的直流特性，以滿足高性能III-V族半導體CMOS技術的要求。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的是提供一種III-V族半導體納米線陣列場效應晶體管，在實現環形納米線陣列結構和環柵場效應晶體管器件的同時，實現低的源漏寄生電阻，提高III-V?MOS器件的電流驅動能力和柵控功能，滿足高性能III-V?CMOS技術在數字電路上的應用需求。

(二)技術方案

為達到上述目的，本發明提供了一種III-V族半導體納米線陣列場效應晶體管，包括：單晶襯底層101；在該單晶襯底層101上形成的III-V半導體緩沖層102；在該III-V半導體緩沖層102上形成的第一歐姆接觸層103；在該第一歐姆接觸層103上形成的第一高遷移率半導體溝道層104；在該第一高遷移率半導體溝道層104上形成的第二歐姆接觸層105；在該第二歐姆接觸層105上形成的第二高遷移率半導體溝道層106；在該第二高遷移率半導體溝道層106上形成的第三歐姆接觸層107；利用干法或濕法腐蝕刻蝕出納米尺度有源區，利用選擇性腐蝕和干法刻蝕在該納米尺度有源區選擇性腐蝕掉第一歐姆接觸層、第二歐姆接觸層和第三歐姆接觸層形成的III-V族半導體納米線陣列；在該III-V半導體納米線陣列上形成的環形高K介質和功函數金屬層108；以及在該高K介質和功函數金屬層108上形成的柵金屬電極109。

(三)有益效果

從上述技術方案可以看出，本發明具有以下有益效果：

1、本發明提供的這種III-V族半導體納米線陣列場效應晶體管，由于采用了在溝道層上下兩層都是歐姆接觸層的結構，所以能夠實現低的源漏寄生電阻；由于采用多層III-V半導體層的選擇性腐蝕特性，所以可以實現多層納米線的制作；由于采用ALD技術在納米線上實現環形柵介質和柵金屬的沉積，所以能夠實現環柵器件，從而提高器件的柵控能力。

2、本發明提供的這種III-V族半導體納米線陣列場效應晶體管，由于實現了低的源漏寄生電阻，提高了III-V族半導體MOS器件的電流驅動能力和更強的柵控功能，所以滿足了高性能III-V?CMOS技術在數字電路上的應用需求。

附圖說明

圖1是本發明提供的III-V族半導體納米線場效應晶體管的示意圖；

圖2是依照本發明實施例的III-V族半導體納米線場效應晶體管的示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。

本發明提供的這種III-V族半導體納米線場效應晶體管，利用多層III-V半導體層的選擇性腐蝕特性，實現了納米線的制作；利用ALD技術在納米線上實現環形柵介質和柵金屬的沉積；從而提高器件的柵控能力；通過溝道層上下的兩層歐姆接觸層減小源漏寄生電阻，提高器件驅動電流，進而提高器件的直流性能。