[發明專利]用于優化在晶片上制造的管芯數目的系統

在審

• 申請號: 201210545271.6
• 申請日: 2012-09-28
• 公開（公告）號: CN103714188A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 王沛東;陳志軍;程志宏;應黎
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 申發振

技術領域

本申請涉及在半導體晶片上制造集成電路，以及更具體的涉及用于優化可在晶片上制造的管芯數目的方法和系統。

背景技術

在半導體設計和制造中，人們希望優化能夠與特定尺寸或直徑的晶片相匹配的管芯的數目。在本領域中，晶片中的管芯的數目常稱為每片晶片上的管芯(DPW)。對于任意特定晶片直徑[d，mm]和目標管芯尺寸[S，mm2]，晶片能夠被劃出的管芯的數目能夠通過下式而估算：

DPW=dπ(d4S-12S)]]>

電子設計自動化(EDA)軟件指用于設計諸如集成電路的電子系統的一類軟件工具。如果EDA軟件能夠優化在特定晶片中能夠生產或制造的管芯的數目，那么這將是理想的。

附圖說明

在下文中將結合附圖來描述本發明，其中相似的附圖標記指代相似的元件，以及

圖1A是包括含有示例性管芯的多個管芯的晶片的俯視圖；

圖1B是圖1A的示例性管芯的俯視圖。

圖2是例示根據本發明的實施例用于優化制造在晶片上的管芯的數目的計算機實施方法的流程圖。

圖3是例示根據本發明的實施例的圖2的計算機實施方法的管芯數目優化(DNO)例程的流程圖。

圖4A和4B描述例示根據本發明的實施例的圖2的計算機實施方法的管芯尺寸優化(DSO)例程的管芯面積最大化例程的流程圖。

圖5是例示根據本發明的實施例的圖2的計算機實施方法的DSO例程的第二例程的流程圖。

圖6是例示根據本發明的實施例的圖2的計算機實施方法的DSO例程的第三例程的流程圖。

圖7是在執行傳統管芯數目優化例程時的晶片的俯視圖；

圖8是當根據本發明的實施例執行優化管芯數目的方法時，圖7的晶片的俯視圖。

圖9是例示針對傳統管芯數目優化例程的每片晶片上多個管芯和當執行根據本發明的實施例的管芯數目優化方法時每片晶片上多個管芯之間的比較表；

圖10是根據本發明的實施例用于實施管芯優化方法和EDA工具的計算機系統的原理框圖。

具體實施方式

下文的具體實施方式實質上僅僅是示例性的并且并不旨在限制本發明或本發明的應用和使用。另外，無意于被體現在前述背景或下文具體實施方式中的任何原理所限制。

圖1A是晶片100的示例性俯視圖，其包括包含管芯140的多個管芯。如這里所使用的，“晶片”的意思是用于諸如集成電路和其他微電子器件的“管芯”的制造過程中的電子級半導體材料(諸如硅晶體)的薄片。如本領域所熟知的，晶片作為襯底，使用諸如摻雜或離子注入、蝕刻、各種材料的沉積和光刻圖案化的制造工藝步驟在襯底中或襯底上制造管芯。在圖1A中，每個管芯通過能夠制造管芯的潛在制造區域130中的微小矩形表示。矩形140表示一個特定的管芯。圖1B是圖1A的管芯140的示例性俯視圖。如這里所使用的，“管芯”的意思是其上制造有給定功能電路的半導體材料的小塊。通常，在晶片100中和/或晶片100上制造多個管芯。當將晶片100切割(或“切開”)成許多片時，這些片中的每一個被稱為管芯。這里可以互換使用詞語“管芯”、“微型芯片”、“芯片”和“集成電路”。

如圖1A所示，晶片100具有總晶片面積(Awt)；然而總晶片面積(Awt)的一部分未用作管芯制造，并且這里使用詞語晶片面積(Aw)以區分總晶片面積和能夠形成潛在的好管芯的潛在制造面積130(例如能夠制造商業上可接受或切實可行的管芯的地方)。換句話說，如這里使用的，“晶片面積(Aw)”意思是其上能夠潛在制造管芯的晶片100的部分(例如除了晶片100的邊帶110和槽120之外的總晶片面積(Awt)。晶片100的邊帶110意思是沿著不能制造管芯的晶片的外邊的帶；邊帶110除了在通常稱為槽120的區域中之外，通常具有基本恒定的邊帶寬(Web)。