[發明專利]一種基于CMOS封裝的共像面成像方法

無效

• 申請號: 201210543209.3
• 申請日: 2012-12-13
• 公開（公告）號: CN103024308A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 王向軍;于雅楠;張為;林琳;劉峰
• 申請（專利權）人: 天津大學
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/3745
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 溫國林

1.一種基于CMOS封裝的共像面成像方法，其特征在于，所述方法包括以下步驟：

（1）在光感應芯片的成像感應區上進行分區成像布局，劃分為至少兩個成像感應區，相鄰成像感應區由間隔區相互分離，每個所述成像感應區都對應一個光學通道，不同場景信息或是同一場景的不同光譜信息通過各自獨立的所述光學通道同時成像到所述光感應芯片上；

（2）用金線將所述光感應芯片與基板堤壩的內部引線鍵合區連接；

（3）各個所述成像感應區的像素光電轉換過程相互獨立，各所述成像感應區的光電轉換信號統一由外圍支持電路處理。

2.根據權利要求1所述的一種基于CMOS封裝的共像面成像方法，其特征在于，各個所述成像感應區的像素光電轉換過程相互獨立具體為：

每一個成像感應區相當于一個獨立的光電耦合器件，采用列并行數據處理方式分別對相應的光學通道信息進行光電轉換。

3.根據權利要求1所述的一種基于CMOS封裝的共像面成像方法，其特征在于，所述外圍支持電路通常指成像感應區的邏輯控制和信號處理，包括：時鐘電路、時序邏輯控制電路、可編程電路和模數轉換器。

4.根據權利要求1或3所述的一種基于CMOS封裝的共像面成像方法，其特征在于，各所述成像感應區的光電轉換信號統一由外圍支持電路處理具體為：

在同一幀的光感應芯片上每個光學通道傳輸的圖像信息成像于相應的成像感應區上，所述外圍支持電路對各個成像感應區的光電轉換信號同時進行計算，從而實現了分區布局一體化封裝CMOS共像面成像。

5.根據權利要求1所述的一種基于CMOS封裝的共像面成像方法，其特征在于，所述兩個感應區之間間隔距離為0.5～1mm。