[發(fā)明專利]PowerPC系統(tǒng)控制器

無效

• 申請?zhí)枺?/td>: 201210541532.7
• 申請日: 2012-12-13
• 公開（公告）號: CN103034558A
• 公開（公告）日: 2013-04-10
• 發(fā)明（設(shè)計(jì)）人: 王經(jīng)典;楊愛良;高磊;彭俊
• 申請（專利權(quán)）人: 中國航空無線電電子研究所
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 上海和躍知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31239
• 代理人: 杜林雪

1.一種PowerPC系統(tǒng)控制器，其特征在于，其包括處理器總線接口、DMA控制器、GPIO模塊、復(fù)位中斷模塊、片內(nèi)總線、內(nèi)存控制器、BIT模塊、FLASH控制器、I²C控制器，處理器總線接口、DMA控制器、GPIO模塊、復(fù)位中斷模塊、內(nèi)存控制器、BIT模塊、FLASH控制器、I²C控制器都與片內(nèi)總線連接；處理器總線接口完成處理器控制流、數(shù)據(jù)流的處理，在總線數(shù)據(jù)周期內(nèi)上采用ECC來實(shí)現(xiàn)數(shù)據(jù)可靠性保護(hù)；內(nèi)存控制器完成對內(nèi)存的存取控制，數(shù)據(jù)總線上采用ECC檢驗(yàn)和保護(hù)；DMA控制器完成數(shù)據(jù)在不同設(shè)備間高速傳輸；BIT模塊完成對內(nèi)存的高速測試；GPIO模塊完成外部離散接口的輸入輸出控制；FLASH控制器完成對FLASH的擦除、編程、讀出等操作；復(fù)位中斷模塊完成外部各類復(fù)位信號的處理，產(chǎn)生各類中斷信號待處理器處理；片內(nèi)總線完成各子模塊的互聯(lián)；I²C控制器完成與外圍I²C接口設(shè)備的通信。

2.如權(quán)利要求1所述的PowerPC系統(tǒng)控制器，其特征在于，所述處理器總線接口采用60x總線接口。

3.如權(quán)利要求2所述的，其特征在于，所述60x總線接口的時(shí)序主要包括仲裁周期、地址周期及數(shù)據(jù)周期三階段，仲裁周期與地址周期仍保持一致，地址周期采用奇偶校驗(yàn)來檢查地址的正確性。