[發明專利]半導體裝置

有效

• 申請號: 201210541065.8
• 申請日: 2012-12-13
• 公開（公告）號: CN103165677B
• 公開（公告）日: 2017-05-03
• 發明（設計）人: 安藤孝由
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/02
• 代理公司: 中原信達知識產權代理有限責任公司11219
• 代理人: 李亞,穆德駿

1.一種半導體裝置，包括：

晶體管，具有柵極電極、第1電極和第2電極；以及

第1及第2保護電路，一端共同與所述柵極電極連接，另一端分別與所述第1電極及第2電極連接，

所述第1及第2保護電路分別構成于在一個場絕緣膜上分離形成的第1及第2多晶硅層內，

所述第1保護電路包括：第1導電型的第1中央部，配置于所述第1多晶硅層的中央部；第2導電型的第1帶狀部，呈環狀配置于該第1中央部的外側；以及第1導電型的第2帶狀部，呈環狀配置于該第1帶狀部的外側，

所述第2保護電路包括：第1導電型的第2中央部，配置于所述第2多晶硅層的中央部；第2導電型的第3帶狀部，呈環狀配置于該第2中央部的外側；以及第1導電型的第4帶狀部，呈環狀配置于該第3帶狀部的外側，

將所述第1中央部及第2中央部通過柵極布線膜共同與所述柵極電極連接，將所述第2帶狀部與所述第1電極連接，將所述第4帶狀部與所述第2電極連接，

所述第1多晶硅層內的所述第2帶狀部在芯片邊緣側與所述第1電極連接，所述第2多晶硅層內的所述第4帶狀部在第2電極側與所述第2電極連接。

2.根據權利要求1所述的半導體裝置，其中，

所述柵極布線膜在與所述第1及第2多晶硅層重合的區域中具有柵極焊盤。

3.根據權利要求1或2所述的半導體裝置，其中，

所述第1及第2保護電路的配置區域在將雙方對接時大致呈正方形的形狀。

4.根據權利要求3所述的半導體裝置，其中，

所述第1中央部及第2中央部中的至少一方在從與基板垂直的方向觀察時呈L字形狀。

5.根據權利要求4所述的半導體裝置，其中，

所述第1中央部及第2中央部中的另一方在從與基板垂直的方向觀察時呈L字形狀或者正方形的形狀。

6.根據權利要求1或2所述的半導體裝置，其中，

所述第1保護電路在所述第1中央部與第2帶狀部之間還包括其他的環狀的第1導電型的帶狀部及其他的環狀的第2導電型的帶狀部，

所述第2保護電路在所述第2中央部與第4帶狀部之間還包括其他的環狀的第1導電型的帶狀部及其他的環狀的第2導電型的帶狀部。

7.根據權利要求1或2所述的半導體裝置，其中，

所述第1保護電路還具有在所述第2帶狀部的外側呈環狀配置的帶狀的擴散電阻，

所述第1電極取代所述第2帶狀部而與所述擴散電阻的外側連接。

8.根據權利要求1或2所述的半導體裝置，其中，

所述晶體管是MOSFET或絕緣柵極雙極晶體管。