[發(fā)明專利]一種移位寄存器、柵極驅(qū)動電路及顯示裝置

有效

• 申請?zhí)枺?/td>: 201210540703.4
• 申請日: 2012-12-13
• 公開（公告）號: CN103000120A
• 公開（公告）日: 2013-03-27
• 發(fā)明（設(shè)計）人: 馬占潔
• 申請（專利權(quán)）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36;G11C19/28
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

1.一種移位寄存器，其特征在于，包括：

第一時鐘電路，與起始信號電路連接，并與第二時鐘電路、第三時鐘電路、復(fù)位電路連接于控制節(jié)點A，在第一時鐘信號的控制下，將起始信號輸入到控制節(jié)點A；

第二時鐘電路，在第一時鐘信號的控制下，將第二時鐘信號輸出給信號輸出端OUTPUT；

關(guān)閉信號電路，與第三時鐘電路連接于控制節(jié)點B，接收起始信號電路輸出的起始信號，將第一電平信號輸出至信號輸出端OUTPUT；

起始信號電路，在第一時鐘電路輸出的起始信號的控制下，將自身的起始信號輸出給控制節(jié)點B；

第三時鐘電路，在第三時鐘信號的控制下，將第一電平信號輸出至控制節(jié)點A，將第二電平信號輸出至控制節(jié)點B。

2.如權(quán)利要求1所述的一種移位寄存器，其特征在于，所述第一時鐘電路包括第一晶體管M1，所述第一晶體管的柵極連接所述第一時鐘信號輸入端，第一晶體管的源極連接起始信號輸入端，第一晶體管的漏極連接控制節(jié)點A。

3.如權(quán)利要求2所述的一種移位寄存器，其特征在于，所述第二時鐘電路包括第三晶體管M3和第一電容C1，所述第三晶體管的柵極連接控制節(jié)點A，第三晶體管的源極連接第二時鐘信號，第三晶體管的漏極連接信號輸出端OUTPUT，所述第一電容C1連接在第三晶體管M3的柵極與漏極之間。

4.如權(quán)利要求3所述的一種移位寄存器，其特征在于，所述關(guān)閉信號電路包括第四晶體管M4和第九晶體管M9，所述第四晶體管的柵極連接控制節(jié)點B，第四晶體管的源極連接第一電平信號，第四晶體管的漏極連接信號輸出端OUTPUT，所述第九晶體管的柵極連接信號輸入端OUTPUT，第九晶體管的源極與第四晶體管的源極連接，第九晶體管的漏極與第四晶體管的柵極連接。

5.如權(quán)利要求4所述的一種移位寄存器，其特征在于，所述起始信號電路包括第二晶體管M2，所述第二晶體管的柵極連接控制節(jié)點A，第二晶體管的源極連接起始信號，第二晶體管的漏極連接控制節(jié)點B。

6.如權(quán)利要求5所述的一種移位寄存器，其特征在于，所述第三時鐘電路包括第六晶體管M6和第五晶體管M5，所述第五晶體管的源極連接第一電平信號，第五晶體管的漏極連接控制節(jié)點A，所述第六晶體管的源極連接第二電平信號，第六晶體管的漏極連接控制節(jié)點B，所述第五晶體管與所述第六晶體管的柵極連接第三時鐘信號。

7.如權(quán)利要求1至6任一所述的移位寄存器，其特征在于，還包括復(fù)位電路，所述復(fù)位電路與關(guān)閉信號電路和第三時鐘電路連接于控制節(jié)點B，在復(fù)位信號的控制下，將第一電平信號輸出至控制節(jié)點A，將第二電平信號輸出至控制節(jié)點B。

8.如權(quán)利要求7所述的移位寄存器，其特征在于，所述復(fù)位電路包括第七晶體管M7和第八晶體管M8，所述第七晶體管的源極連接第二電平信號，第七晶體管的漏極連接控制節(jié)點B，第八晶體管的源極連接第一電平信號，第八晶體管的源極連接控制節(jié)點A，所述第七晶體管與所述第八晶體管的柵極連接復(fù)位信號。

9.如權(quán)利要求8所述的移位寄存器，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為P型晶體管，所述第一電平信號為高電平信號，所述第二電平信號為低電平信號。

10.如權(quán)利要求8所述的一種移位寄存器，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管和第九晶體管均為N型晶體管，所述第一電平信號為低電平信號，所述第二電平信號為高電平信號。

11.一種柵極驅(qū)動電路，其特征在于，包括權(quán)利要求1-10中任一所述的移位寄存器。

12.一種顯示裝置，其特征在于，包括權(quán)利要求11所述的柵極驅(qū)動電路。