[發明專利]基于可編程邏輯器件進行異步通信的數據采集裝置及方法有效
| 申請號: | 201210539574.7 | 申請日: | 2012-12-13 |
| 公開(公告)號: | CN103870414B | 公開(公告)日: | 2018-01-16 |
| 發明(設計)人: | 譚靈焱;王悅;王鐵軍;李維森 | 申請(專利權)人: | 北京普源精電科技有限公司 |
| 主分類號: | G06F13/20 | 分類號: | G06F13/20 |
| 代理公司: | 北京三友知識產權代理有限公司11127 | 代理人: | 任默聞 |
| 地址: | 102206 北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 可編程 邏輯 器件 進行 異步 通信 數據 采集 裝置 方法 | ||
技術領域
本發明涉及數據通信領域,尤其涉及數據通信領域中的數據采集領域,具體的講是一種基于可編程邏輯器件進行異步通信的數據采集裝置及其通信方法。
背景技術
模塊卡式數據采集測量裝置廣泛應用于通信、醫療、工業自動化等領域,不同功能的模塊卡滿足了不同應用場合的測量系統搭建需求,靈活的配置模式也方便了用戶的使用。
圖1為現有技術中的數據采集裝置的結構示意圖。如圖所示,在數據采集裝置的運行中,數據接收主卡與數據接收子卡的信息交互依賴于通信/控制總線。為了提高整機的穩定性,提升裝置工作效率,通信/控制總線需要盡可能提高其抗干擾能力。
并且,數據接收主卡與數據接收子卡的交互由主卡與子卡上各自的控制器用串口通信的方式實現,主卡的控制器為DSP控制器,其自帶串口,子卡的控制器為FPGA,其串口由對FPGA編程模擬實現。由于DSP,FPGA的工作頻率一般都比較高,因此為了提升效率,串口的通信速率也相應的提高,但提升了通信速率后,抗干擾能力下降,為此,需要采取一定的措施提高通信速率下的抗干擾能力。對于DSP的串口,其物理層的設計已完全定形,只能在軟件協議層增強抗干擾能力,而FPGA的串口由編程模擬實現,其設計中不光在軟件協議層能增強抗干擾能力,在串口的物理層設計中也能應用一定的技術手段增強抗干擾能力。
對于數據接收主卡模塊,在同類產品中,比如在34970中,其主卡與子卡的通信采用51單片機自帶的串口實現,其通信接口的物理層已定型,為增強通信抗干擾能力,只能通過一些軟件的協議等手段來實現。但是,在通信的協議層,增加了校驗,超時檢測等等機制來實現對受到干擾了的錯誤通信信息不響應或對其采取一定處理,這些協議層的處理機制增大了軟件開銷,降低了通信速率。
在通信鏈路的每一根通信線上,數據以比特位的形式傳輸,一串比特流在電信號的表現形式上就是一串脈沖電平。這些脈沖電平也是容易被干擾的。而且加在脈沖電平上的干擾毛刺是不容易被硬件電路消除的。
如圖2所示,加在比特脈沖串上的干擾毛刺很可能導致當前數據接收失敗。原因為在異步通信中,數據的傳輸完全依靠通信雙方約定的相同的傳輸速率進行,則在接收每一個比特位時,為了減小傳輸速率的不完全相同帶來的影響,一般在一個比特位的中間位置進行讀取操作。如圖3所示,當在一個比特位的中間位置進行讀取操作時,比特信號被干擾,由原來應該讀作高的變成讀取結果為低了,由此導致了通信的失敗。實際上,不管在一個比特位的什么位置進行讀取操作,總有可能被干擾導致讀取出錯。
并且,在主卡與子卡進行通信時,通信信號經過了主板、背板及子卡,信號線的長度比較長,在通信速率比較高時,通信信號更容易受到干擾。對于圖2所示的信號的電平上受到的擾動,硬件電路的濾波等手段是無力的,而軟件手段可能增加軟件開銷或是增加處理時間,從而降低了通信速率。
發明內容
本發明的目的是為了克服現有技術中存在的數據采集裝置抗干擾能力差,通信效率低的不足,提供一種基于可編程邏輯器件進行異步通信的數據采集裝置及通信方法。
為了達到上述目的,本發明實施例公開了一種基于可編程邏輯器件進行異步通信的數據采集裝置,包括數據接收主卡以及數據接收子卡,所述數據接收子卡通過總線采集所述數據接收主卡傳送的數據,所述數據接收主卡包括DSP控制器,所述數據接收子卡包括可編程邏輯器件,所述可編程邏輯器件與所述DSP控制器之間為串行通信;其中,所述可編程邏輯器件包括接收單元、采集單元、定時單元以及判斷單元;所述定時單元連接所述接收單元與所述采集單元,用于驅動所述接收單元接收所述DSP控制器傳送的通信數據,且控制所述采集單元在每比特位的時間寬度內對所述通信數據進行多次讀取操作,每比特位時間的采集結束后,所述判斷模塊用于根據所述多次讀取操作的結果判斷所采集的比特位的邏輯值。
為了達到上述目的,本發明實施例還公開了一種基于可編程邏輯器件進行異步通信的數據通信方法,包括:接收外部傳送的通信數據;將所述通信數據在每比特位的時間寬度內進行多次讀取操作;每比特位時間的采集結束后,根據所述多次讀取操作的結果判斷所采集的比特位的邏輯值,如果所述多次讀取操作的結果中邏輯1的次數大于邏輯0,則采集的比特位判斷為邏輯1,否則為邏輯0。
本發明實施例的基于可編程邏輯器件進行異步通信的數據采集裝置及通信方法,可以提高異步通信的抗干擾能力,提升通信效率,是數據采集裝置工作的更穩定,有更強的環境適應能力。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京普源精電科技有限公司,未經北京普源精電科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210539574.7/2.html,轉載請聲明來源鉆瓜專利網。





