[發(fā)明專利]完全電容性耦合的輸入斬波器

有效

• 申請?zhí)枺?/td>: 201210539511.1
• 申請日: 2012-12-13
• 公開（公告）號: CN103166646B
• 公開（公告）日: 2017-12-12
• 發(fā)明（設計）人: J·H·赫伊吉森;范欽雯;K·A·A·馬金瓦
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 陳松濤,王英

1.一種從差分輸入端Vinp和Vinn傳送差分信號的方法，所述差分輸入端Vinp和Vinn的共模輸入電壓能夠比電源電壓更高，包括：

提供具有第一晶體管、第二晶體管、第三晶體管和第四晶體管的輸入斬波器，每一個晶體管具有源極、漏極和柵極，所述輸入斬波器具有作為差分輸入端的Vinp和Vinn；

提供輸出斬波器；

將所述輸入斬波器的差分輸出端Voutp和Voutn電容性地耦合至所述輸出斬波器的差分輸入端；

將時鐘電容性地耦合至所述輸入斬波器，并且將所述時鐘耦合至所述輸出斬波器，所述時鐘具有第一相位以及與所述第一相位相反的第二相位，將所述第一相位電容性地耦合至所述第一晶體管和所述第二晶體管的柵極，并且將所述第二相位電容性地耦合至所述第三晶體管和所述第四晶體管的柵極；以及

提供對所述第一晶體管至所述第四晶體管的柵極的保護以使其免受過大的電壓，

其中所述第一晶體管至所述第四晶體管是MOS晶體管，并且其中所述第一晶體管和所述第三晶體管的源極耦合至所述Vinp輸入端，所述第二晶體管和所述第四晶體管的源極耦合至所述Vinn輸入端，所述第一晶體管和所述第四晶體管的漏極耦合至輸入斬波器的輸出端Voutp，并且所述第二晶體管和所述第三晶體管的漏極耦合至所述輸入斬波器的輸出端Voutn。

2.根據權利要求1所述的方法，進一步包括：

通過提供鎖存器來精確地限定所述第一晶體管至所述第四晶體管的柵極在下一個時鐘反轉時的開始電壓，所述鎖存器分別具有與所述第一晶體管和所述第二晶體管的柵極的第一鎖存器連接以及與所述第三晶體管和所述第四晶體管的柵極的第二鎖存器連接。

3.根據權利要求1所述的方法，其中提供對所述第一晶體管至所述第四晶體管的柵極的保護以使其免受過大的電壓包括：在所述第一晶體管至所述第四晶體管的各自的柵極與源極之間耦合二極管，所述二極管按一極性串聯連接以限制趨于使各自的晶體管導通的所述柵極源極電壓，并且在各自的源極與漏極之間至少有一個極性相反的二極管。

4.根據權利要求1所述的方法，進一步包括：提供對所述第一晶體管至所述第四晶體管的保護以使其免受過大的漏極源極電壓。

5.根據權利要求4所述的方法，其中提供對所述第一晶體管至所述第四晶體管的保護以使其免受過大的漏極源極電壓包括：在所述第一晶體管和所述第二晶體管中的每一個晶體管的所述漏極與源極之間耦合二極管或串聯連接的多個二極管，所述二極管的極性與所述第一晶體管和所述第二晶體管的各自的體二極管的極性相反。

6.根據權利要求1所述的方法，進一步包括：提供對所述第一晶體管至所述第四晶體管的保護以使其免受負的共模輸入電壓階躍。

7.根據權利要求6所述的方法，其中提供對所述第一晶體管至所述第四晶體管的柵極的保護以使其免受過大的電壓包括：當在所述輸入端Vinp和Vinn上出現負的共模電壓浪涌時，將所述第一晶體管和所述第三晶體管的柵極耦合至所述輸入端Vinp，并且將所述第二晶體管和所述第四晶體管的柵極耦合至所述輸入端Vinn。

8.根據權利要求7所述的方法，其中將所述第一晶體管和所述第三晶體管的柵極耦合至所述輸入端Vinp包括：在地與所述輸入端Vinp之間電容性地耦合連接成二極管形式的第五晶體管，并且將兩個第一復制晶體管的漏極分別耦合至所述第一晶體管和所述第三晶體管的柵極，當所述輸入端Vinp上的負的浪涌使所述連接成二極管形式的第五晶體管兩端的電壓反轉時，所述兩個第一復制晶體管復制所述連接成二極管形式的第五晶體管的導通狀態(tài)以使所述兩個第一復制晶體管導通，并且其中將所述第二晶體管和所述第四晶體管的柵極耦合至所述輸入端Vinn包括：在地與所述輸入端Vinn之間電容性地耦合連接成二極管形式的第六晶體管，并且將兩個第二復制晶體管的漏極分別耦合至所述第二晶體管和所述第四晶體管的柵極，當所述輸入端Vinn上的負的浪涌使所述連接成二極管形式的第六晶體管兩端的電壓反轉時，所述兩個第二復制晶體管復制所述連接成二極管形式的第六晶體管的導通狀態(tài)以導通。