[發明專利]移動終端的存儲器與處理器的連接方法和連接結構

有效

• 申請號: 201210532216.3
• 申請日: 2012-12-11
• 公開（公告）號: CN103870407A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: 李斌
• 申請（專利權）人: 聯芯科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 駱希聰

技術領域

本發明涉及移動終端的印刷電路板布局設計，更具體地說，涉及一種移動終端的存儲器與處理器的連接方法和連接結構。

背景技術

隨著智能手機和平板電腦的逐漸普及，具有通話、網上瀏覽、多媒體應用、地圖導航等功能的移動終端儼然成為人們的生活必需品。由于不斷增長的應用需求，移動終端處理能力不斷提高，存儲介質容量不斷增長，操作系統也日趨復雜。相應地，處理器及存儲器的位數已增長到可觀的32位并在繼續增長。這樣，移動終端內部的印刷電路板(PCB)上的元器件的連線將更加復雜。

以存儲器為例，在手機中往往采用SDRAM（同步動態隨機存儲器），例如SDR-SDRAM（單倍速率同步動態隨機存儲器）或DDR-SDRAM（雙倍速率同步動態隨機存儲器）、DDR2-SDRAM或DDR3-SDRAM作為代碼的運行空間。當使用32位位寬的DDR-SDRAM芯片時，常規上會將處理器(CPU)的數據引腳D31-D0與DDR-SDRAM芯片的數據引腳D31-D0做如圖1A、1B所示的一一對應地連接，連接方式如下：

CPU的數據引腳D0與DDR-SDRAM芯片的數據引腳D0相連接；

CPU的數據引腳D1與DDR-SDRAM芯片的數據引腳D1相連接；

CPU的數據引腳D2與DDR-SDRAM芯片的數據引腳D2相連接；

CPU的數據引腳D3與DDR-SDRAM芯片的數據引腳D3相連接；

…………

依次類推；

CPU的數據引腳D28與DDR-SDRAM芯片的數據引腳D28相連接；

CPU的數據引腳D29與DDR-SDRAM芯片的數據引腳D29相連接；

CPU的數據引腳D30與DDR-SDRAM芯片的數據引腳D30相連接；

CPU的數據引腳D31與DDR-SDRAM芯片的數據引腳D31相連接。

由于處理器和DDR芯片之間的數據引腳必須一一對應，并且要求走等長線，這給PCB板的走線帶來極大困難。

發明內容

本發明所要解決的技術問題是提供一種可以簡化印刷電路板走線的移動終端的存儲器與和處理器的連接方法和連接結構。

常規的處理器和存儲器的連接方式，在連接處理器和存儲器的數據引腳時，習慣地將相同位置的數據引腳相連接，以保證兩者間數據傳輸和命令操作的準確性。然而本申請的發明人通過分析后發現，對于同步靜態隨機存儲器而言，由于其存儲的基本單位為“字節”，當連接處理器和存儲器的數據引腳時，只要將數據引腳以8位（即1字節）為一組分成若干組分別連接，而不考慮組內的各個數據引腳之間的對應連接關系，即使存在數據引腳的錯位連接，也不會造成數據傳輸和命令操作的準確性。

基于上述分析，本發明提出一種移動終端的存儲器與處理器的連接方法，適用于同步動態隨機存儲器，該存儲器包括多個第一數據引腳，每8位第一數據引腳對應多個第一控制引腳，該處理器包括多個第二數據引腳，每8位第二數據引腳對應多個第二控制引腳，該方法包括以下步驟：將該存儲器的第一數據引腳及其對應的第一控制引腳按字節分為多個第一引腳組；將該處理器的第二數據引腳及其對應的第二控制引腳按字節分為多個第二引腳組；將該多個第一引腳組與該多個第二引腳組進行配對；以及在形成配對的第一引腳組和第二引腳組之間，將第一控制引腳與第二控制引腳一一對應地連接，而將8位第一數據引腳與8位第二數據引腳任意地連接。

在本發明的一實施例中，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括：將處于相同位置的第一引腳組和第二引腳組進行配對。

在本發明的一實施例中，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括：將處于不同位置的第一引腳組和第二引腳組進行配對。

在本發明的一實施例中，將8位第一數據引腳與8位第二數據引腳任意地連接的步驟包括：根據該存儲器與該處理器所安裝的印刷電路板的走線要求進行連接。