[發(fā)明專利]一種多電壓時(shí)序控制電路

有效

• 申請?zhí)枺?/td>: 201210531432.6
• 申請日: 2012-12-11
• 公開（公告）號: CN103869856A
• 公開（公告）日: 2014-06-18
• 發(fā)明（設(shè)計(jì)）人: 葉穩(wěn)鋒;譚建
• 申請（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 李健;龍洪

技術(shù)領(lǐng)域

本發(fā)明涉及多電壓時(shí)序控制領(lǐng)域，尤其涉及一種多電壓時(shí)序控制電路。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，由大型交換芯片、CPU芯片等組成的復(fù)雜集成電路或系統(tǒng)，一般會對電源的供電時(shí)序提出要求，即用戶需要按照規(guī)定的時(shí)序?qū)Σ煌妷褐档碾妷哼M(jìn)行上電。現(xiàn)有的多電壓時(shí)序控制電路往往需要定時(shí)器和多個(gè)單電壓控制電路，每個(gè)單電壓控制電路用于控制一個(gè)單電壓的上電時(shí)間，定時(shí)器用于控制多個(gè)單電壓控制電路的工作時(shí)序。每個(gè)單電壓控制電路，又包括許多比較器、電阻、電容等器件。這樣的多電壓時(shí)序控制電路包含的設(shè)計(jì)復(fù)雜。

隨著電路對供電電源時(shí)序要求的提高，除要求保證電壓上電順序外，還對電壓去電順序提出了要求，這無疑又增加了電路復(fù)雜度，造成實(shí)現(xiàn)電壓上去電時(shí)序控制電路占用電路板空間變大，違背了現(xiàn)有產(chǎn)品小型化、簡單化、低成本的生產(chǎn)戰(zhàn)略。

發(fā)明內(nèi)容

本發(fā)明提供了一種多電壓時(shí)序控制電路，以解決如何實(shí)現(xiàn)降低多電壓時(shí)序控制復(fù)雜度的技術(shù)問題。

為解決上述技術(shù)問題，本發(fā)明提供了一種多電壓時(shí)序控制電路，所述電路包括N個(gè)單電壓控制電路和N個(gè)電壓VCC輸出電路，其中，

第1單電壓控制電路的使能輸入端與供電電壓連接，第1單電壓控制電路的輸出端連接至電壓VCC1輸出電路的使能輸入端；

第i單電壓控制電路的使能輸入端與電壓VCC(i-1)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC(i)輸出電路的使能輸入端，1＜i＜N+1，i為整數(shù)。

進(jìn)一步地，所述第i單電壓控制電路包括一個(gè)比較器、一個(gè)開關(guān)電路和一個(gè)電阻電路，其中，

所述比較器將經(jīng)電壓VCC(i-1)輸出電路輸出的信號與預(yù)設(shè)的基準(zhǔn)電壓作為輸入信號，其中，經(jīng)電壓VCC(i-1)輸出電路輸出的信號輸入所述比較器的一端為所述使能輸入端；

所述比較器的輸出端與開關(guān)電路的輸入端連接；

所述開關(guān)電路的輸出端經(jīng)電阻電路接地；

所述電阻電路的正電壓輸出端與電壓VCC(i)輸出電路的使能輸入端連接。

進(jìn)一步地，

所述開關(guān)電路包括三極管；

所述比較器的輸出端與三極管的基極連接；

所述三極管的另外兩個(gè)電極中一個(gè)電極與供電電壓連接，另一個(gè)電極經(jīng)電阻電路接地。

進(jìn)一步地，

所述電阻電路為分壓電路，所述電阻電路的正電壓輸出端為分壓電路的一個(gè)分壓點(diǎn)。

進(jìn)一步地，

隨著i的逐漸增大，所述分壓點(diǎn)到地的電阻與分壓電路的總電阻的比值逐漸減小。

進(jìn)一步地，

所述分壓電路由電阻R[2(i-1)-1]和R[2(i-1)]串聯(lián)組成；

分壓點(diǎn)的電壓為電阻R[2(i-1)]兩端的電壓；

隨著i的逐漸增大，R[2(i-1)]/(R[2(i-1)-1]+R[2(i-1)])逐漸減小。

上述技術(shù)方案從第2單電壓控制電路起，其使能信號為前一時(shí)序產(chǎn)生的電壓，節(jié)省了定時(shí)器；另外上述技術(shù)方案中每個(gè)單電壓控制電路僅由少數(shù)簡單的分離元件組成，簡化了電壓時(shí)序控制電路的設(shè)計(jì)。

附圖說明

圖1為本實(shí)施例的多電壓時(shí)序控制電路示意圖；

圖2-1為本實(shí)施例的電壓上電時(shí)序圖；

圖2-2為本實(shí)施例的電壓去電時(shí)序圖；

圖3為本應(yīng)用示例的多電壓時(shí)序控制電路示意圖；

圖4-1為本應(yīng)用示例的實(shí)測上電波形示意圖；

圖4-2為本應(yīng)用示例的實(shí)測去電波形示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。

圖1為本實(shí)施例的多電壓時(shí)序控制電路示意圖。

該電路包括N個(gè)單電壓控制電路，分別是第1單電壓控制電路、第2單電壓控制電路、第3單電壓控制電路、...、第N單電壓控制電路；以及N個(gè)電壓VCC輸出電路；本實(shí)施例中N＝3；其中，

第1單電壓控制電路的使能輸入端與供電電壓VCC連接，第1單電壓控制電路的輸出端連接至電壓VCC1輸出電路的使能輸入端；

第i單電壓控制電路的使能輸入端與電壓VCC(i-1)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC(i)輸出電路的使能輸入端，1＜i＜N+1，i為整數(shù)。經(jīng)上述多電壓時(shí)序控制電路上電的電壓時(shí)序如圖2-1所示。