[發明專利]一種用于DSP的JTAG隔離電路

無效

• 申請號: 201210528952.1
• 申請日: 2012-12-04
• 公開（公告）號: CN103019139A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 王文濤;韓相搏;顏廷海;王萬鵬;周蓮
• 申請（專利權）人: 中國北方車輛研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042;G01R31/317
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 劉東升

技術領域

本發明涉及光電對抗技術領域，具體涉及一種用于DSP的JTAG隔離電路，其可用于武器平臺中的DSP硬件電路設計。

背景技術

DSP：Digital?Signal?Processor，數字信號處理器，一類用于高速數字運算的處理器。

JTAG：JTAG是英文“Joint?Test?Action?Group(聯合測試行為組織)”的詞頭字母的簡寫，該組織成立于1985年，是由幾家主要的電子制造商發起制訂的PCB和IC測試標準。JTAG建議于1990年被IEEE批準為IEEE1149.1-1990測試訪問端口和邊界掃描結構標準。該標準規定了進行邊界掃描所需要的硬件和軟件。自從1990年批準后，IEEE分別于1993年和1995年對該標準作了補充，形成了現在使用的IEEE1149.1a-1993和IEEE1149.1b-1994。JTAG主要應用于：電路的邊界掃描測試和可編程芯片的在線系統編程。

CPLD：CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)，是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開發軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜(“在系統”編程)將代碼傳送到目標芯片中，實現設計的數字系統。

目前在DSP應用過程中，都采用JTAG接口實現對DSP的在線調試。大多數情況下，采用2.54mm的雙排針連接器在線路板上引出JTAG信號，這樣在需要時在線調試時就必須打開機箱進行連接，使操作過程變得十分復雜。

現在有一種做法是直接把JTAG信號通過連接器引出機箱。JTAG信號通過機箱上的連接器直接或經緩沖芯片引出，在需要進行調試時，通過機箱連接器連接進行調試。

很多時候現場電磁環境非常復雜，直接在外部進行JTAG連接很容易導致出現接口芯片損毀的情況發生。

同時當進行單板調試時進行JTAG連接又會比較困難。

如果在單板調試和整機調試時都能提供方便的連接方式，會給產品的調試和生產過程帶來極大方便。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是如何提供一種用于DSP的JTAG隔離電路，其能夠同時集成應用板上JTAG連接器以及機箱外部JTAG連接器來進行應用，并且能夠隔離外部JTAG信號，以避免其與板上JTAG信號之間的干擾。

(二)技術方案

為解決上述技術問題，本發明提供一種用于DSP的JTAG隔離電路，所述電路包括：

DSP處理器，其用于收發JTAG信號，對JTAG信號進行處理，執行相應功能；

板上JTAG連接器，其用于與所述DSP處理器進行機箱內部JTAG信號的通信；

機箱外部JTAG連接器，其用于與所述DSP處理器進行機箱外部JTAG信號的通信；

CPLD芯片，其一端分別連接所述板上JTAG連接器及所述機箱外部JTAG連接器，其另一端連接所述DSP處理器，其用于檢測來自所述板上JTAG連接器的機箱內部JTAG信號以及來自所述機箱外部JTAG連接器的機箱外部JTAG信號，當檢測到某一方JTAG信號時，將該JTAG信號對應的JTAG連接器與DSP處理器之間的通路打開，并切斷另一JTAG連接器與DSP處理器之間的通路；

高速隔離收發器，其設置于所述CPLD芯片與機箱外部JTAG連接器之間，用于對JTAG信號進行隔離；

集成電源的常規隔離收發器，其設置于所述CPLD芯片與機箱外部JTAG連接器之間，并與所述高速隔離收發器相連接，其用于向所述高速隔離收發器提供受隔離保護的電壓。

其中，所述高速隔離收發器中，輸入輸出的JTAG信號之間的延遲時間不超過10ns。

其中，所述集成電源的常規隔離收發器支持2000V的隔離電壓。

(三)有益效果

本發明技術方案與現有技術相比較，具備如下有益效果：

(1)采用CPLD實現內部和外部兩個JTAG連接，并實現兩個JTAG的自動檢測和實時切換；從而既可以支持板上JTAG，同時也支持外部連接器的JTAG擴展，單板調試和整機調試時都可以方便連接。

(2)對外部JTAG信號支持2000V的隔離電壓，可以起到有效的隔離保護；在進行電源隔離的條件下對JTAG信號進行隔離，可提高操作工藝的有效性能。

附圖說明

圖1為本發明技術方案的電路結構框圖。