[發明專利]晶體管結構及其形成方法有效
| 申請號: | 201210526017.1 | 申請日: | 2012-12-07 |
| 公開(公告)號: | CN103871879A | 公開(公告)日: | 2014-06-18 |
| 發明(設計)人: | 殷華湘 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78;H01L29/08 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 晶體管 結構 及其 形成 方法 | ||
技術領域
本發明涉及半導體制造領域,尤其涉及晶體管結構及其形成方法。
背景技術
微電子產業隨著摩爾定律的推演,朝著更小尺度和線寬極限逼近。伴隨著器件特征尺寸不斷下降,常規的微縮方法遇到了以短溝道效應為核心的一系列問題。例如,隨著晶體管進一步微縮,晶體管的寄生串聯電阻也急劇增加,降低了整個晶體管的反應速度。
近年來,為了提高晶體管速度引入了應變工程(Strain?Engineering)技術。應變工程中一個主要技術是晶體管源/漏選擇外延不同晶格的襯底材料合金。其中,該技術的主要制作方式為:通過蝕刻晶體管的源/漏極摻雜區域,形成不同剖面形狀的源/漏極凹槽,并使用選擇性外延技術在源/漏極區域凹槽中生長不同晶格的外延合金層,從而對溝道內部產生所需的壓應力或拉應力,改善溝道載流子遷移率,進而提高晶體管的整體速度。
但是,隨著技術節點的進一步縮減,如何在應變工程工藝的基礎上降低晶體管的串聯電阻提高晶體管的速度便成為保持晶體管性能的關鍵所在。一般來說,晶體管的串聯電阻包括源/漏區的方塊電阻,其中源/漏延伸區的方塊電阻占主要地位。方塊電阻的大小由源/漏區的結深(junction?depth)與源/漏極區的摻雜濃度決定。然而,現有技術中通常為了控制短溝道效應,源/漏延伸區的結深一般要求很小,導致源/漏延伸區的方塊電阻過大。
因此采用高遷移率合金材料降低源/漏延伸區的方塊電阻成為一種新方法,現有的方法通常是通過在形成源/漏極凹槽的同時通過特殊的橫向腐蝕方法形成源/漏延伸區,該方法需要兼顧源/漏極與源/漏延伸區的不同要求,較難控制源/漏延伸區結深與形狀,所述源/漏延伸區的形狀如果過淺的話將會導致方塊電阻過大,所述源/漏延伸區的形狀如果過深的話將會短溝道效應很嚴重,同時外延的方式也無法獨立優化平衡。
因此,如何精確控制形成的源/漏極延伸區凹槽的剖面形狀與深度,優化源漏延伸區合金的外延工藝,控制結深減少方塊電阻的同時控制短溝道效應,進而提高整個晶體管的反應速度便成了本領域技術人員亟需解決的問題。
發明內容
本發明提出的晶體管結構及其形成方法,其目的在于降低晶體管的方塊電阻的同時控制短溝道效應,從而提高晶體管的反應速度。
本發明提出一種晶體管的形成方法,包括:
提供半導體襯底,在所述半導體襯底上設有虛擬柵電極結構和虛擬側墻,所述虛擬柵電極結構包括虛擬柵介質層以及形成于所述虛擬柵介質層上的虛擬柵電極,所述虛擬側墻形成于所述虛擬柵介質層和所述虛擬柵電極兩側;
對所述虛擬側墻兩側的所述半導體襯底進行刻蝕,形成源/漏極凹槽;
在所述源/漏極凹槽內形成源/漏極;
去除所述虛擬側墻;
對所述源/漏極以及半導體襯底進行刻蝕,形成源/漏極延伸區凹槽,所述源/漏極延伸區凹槽的深度小于源/漏極凹槽的深度;
在所述源/漏極延伸區凹槽內形成源/漏極延伸區。
進一步的,在所述晶體管的形成方法中,在所述源/漏極延伸區凹槽內形成源/漏極延伸區之后,還包括:
在所述虛擬柵介質層和所述虛擬柵電極的兩側重新形成側墻;
在所述側墻的兩側形成隔離介質層,所述隔離介質層覆蓋在所述半導體襯底上;
去除所述虛擬柵電極與虛擬柵介質層,暴露出所述半導體襯底;
在所述半導體襯底上重新形成柵電極結構,所述柵電極結構包括柵介質層以及形成于所述柵介質層上的柵電極。
進一步的,在所述晶體管的形成方法中,所述虛擬柵電極結構還包括補償側墻,所述補償側墻形成于所述虛擬柵介質層和所述虛擬柵電極的兩側,所述虛擬側墻形成于所述補償側墻的兩側。
進一步的,在所述晶體管的形成方法中,所述源/漏極凹槽的形狀為三角形、矩形、菱形、∑形、D形或C形。
進一步的,在所述晶體管的形成方法中,采用外延生長法在所述源/漏極凹槽內形成源/漏極。
進一步的,在所述晶體管的形成方法中,所述源/漏極的深度為5nm~100nm。
進一步的,在所述晶體管的形成方法中,所述源/漏極的材料為半導體襯底材料的合金。
進一步的,在所述晶體管的形成方法中,所述源/漏極的材料為硅鍺或者碳化硅。
進一步的,在所述晶體管的形成方法中,使用干法刻蝕或濕法刻蝕對所述源/漏極以及半導體襯底進行刻蝕,形成源/漏極延伸區凹槽。
進一步的,在所述晶體管的形成方法中,使用外延生長法在所述源/漏極延伸區凹槽內形成源/漏極延伸區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210526017.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





