[發明專利]集成電路邏輯優化并行處理方法

有效

• 申請號: 201210525602.X
• 申請日: 2012-12-07
• 公開（公告）號: CN103034758A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 邱建林;陳建平;顧翔;陳莉;潘陽;楊娜
• 申請（專利權）人: 南通大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 南通市永通專利事務所 32100
• 代理人: 葛雷

1.一種集成電路邏輯優化并行處理方法，其特征是：包括：

（1）并行處理在邏輯優化中所處的位置：將多輸入輸出邏輯矩陣劃分成多個多輸入單輸出邏輯矩陣，然后將這些多輸入單輸出邏輯調度到處理結點上進行優化處理；

（2）所述優化處理是結合了邏輯優化過程中邏輯的規模和邏輯中各蘊涵項之間可以合并的幾率，從而形成的并行處理調度算法；在邏輯優化并行處理的調度過程中進行分段，并在每個段內遵循優先調度處理時間較長的邏輯；具體的步驟如下：

（a）對于劃分過的多輸入多輸出邏輯，先考慮邏輯規模的影響對多個邏輯進行處理，也就是根據各個多輸入單輸出邏輯的規模，即多輸入單輸出邏輯中蘊涵項的數量num_i，對這些多輸入單輸出邏輯進行分組；

（b）然后從規模較大的邏輯組到規模小的邏輯組分別進行處理；在各個邏輯組中，都是按照每個邏輯的各蘊涵項之間的關聯度從大到小進行調度，關聯度利用公式：

judgei=Σj=1numi(cij-ki/numi)2/numi]]>

其中c_ij表示每個邏輯中每個蘊涵項與其他蘊涵項可以并的數量，k_i是每個邏輯中c_ij的統計之和；

（c）對于judge_i相同的邏輯來說，進一步利用每個邏輯的可并規模和邏輯的規模之比，對比值大的先進行調度，即公式：

judge2_i=k_i/mum_i；

（3）集成電路邏輯優化并行處理中的分配策略：根據處理結點資源的預期等待時間的長短，將邏輯優先調度分配到預期最先處于等待狀態的處理結點資源上，也可以說是在負載均衡的基礎上分配到完成代價最優的處理結點資源上，有表達式：

Cp=αRcp+βDTcp+γQoScpExtp=Extp+Cp]]>

其中C_p為該邏輯在處理結點p上的預期處理代價，α、β、γ分別為該邏輯在處理結點p上的資源代價R_cp、數據遷移代價DT_cp和服務質量代價QoS_cp的權值，Ext_p為處理結點的預期完成時間，也就是處理結點預期處于等待狀態的時間。