[發(fā)明專利]自適應死時間控制

有效

• 申請?zhí)枺?/td>: 201210519222.5
• 申請日: 2012-12-06
• 公開（公告）號: CN103151920A
• 公開（公告）日: 2013-06-12
• 發(fā)明（設計）人: S·M·扎克;B·A·米瓦
• 申請（專利權）人: 馬克西姆綜合產(chǎn)品公司
• 主分類號: H02M3/155
• 分類號: H02M3/155
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 舒雄文;蹇煒

1.一種DC-DC轉換器，包括：

第一晶體管和第二晶體管，所述第一晶體管和所述第二晶體管均由脈沖寬度調(diào)制（PWM）脈沖驅動并且均具有第一端子和第二端子以及控制端子，其中，所述第一晶體管的所述第一端子連接至電源電壓，所述第一晶體管的所述第二端子和所述第二晶體管的所述第一端子連接至節(jié)點，所述第二晶體管的所述第二端子連接至地，并且所述節(jié)點連接至與負載串聯(lián)連接的電感；

第一定時模塊，所述第一定時模塊確定所述節(jié)點處的第一信號的第一邊沿與所述第一晶體管的所述控制端子處的第二信號的第一邊沿之間的第一時間差，其中，所述第二信號的所述第一邊沿對應于所述PWM脈沖中的一個PWM脈沖的第一邊沿；

第二定時模塊，所述第二定時模塊確定所述節(jié)點處的所述第一信號的第二邊沿與所述第一晶體管的所述控制端子處的所述第二信號的第二邊沿之間的第二時間差，其中，所述第二信號的所述第二邊沿對應于所述PWM脈沖中的所述一個PWM脈沖的第二邊沿；以及

延遲模塊，所述延遲模塊基于所述第一時間差來延遲所述第一晶體管的所述控制端子處的所述第二信號的所述第一邊沿，并且基于所述第二時間差來延遲所述第一晶體管的所述控制端子處的所述第二信號的所述第二邊沿。

2.如權利要求1所述的DC-DC轉換器，其中：

所述第一晶體管和所述第二晶體管分別是PMOS晶體管和NMOS晶體管；

所述節(jié)點處的所述第一信號的所述第一邊沿和所述第二邊沿分別是下降沿和上升沿；

所述第一晶體管的所述控制端子處的所述第二信號的所述第一邊沿和所述第二邊沿分別是上升沿和下降沿；并且

所述PWM脈沖中的所述一個PWM脈沖的所述第一邊沿和所述第二邊沿分別是下降沿和上升沿。

3.如權利要求1所述的DC-DC轉換器，還包括：

輸出電壓的電荷泵；

其中，當所述第一晶體管的所述控制端子處的所述第二信號的所述第一邊沿發(fā)生于第一時間，且所述節(jié)點處的所述第一信號的所述第一邊沿發(fā)生于比所述第一時間晚的第二時間時，所述電壓增大，并且其中，所述電壓增大的量與所述第一時間和所述第二時間之間的差成比例；并且

其中，所述延遲模塊基于所述電壓的增大的所述量來延遲所述PWM脈沖中的所述一個PWM脈沖的所述第一邊沿。

4.如權利要求1所述的DC-DC轉換器，還包括：

輸出電壓的電荷泵；

其中，當所述第一晶體管的所述控制端子處的所述第二信號的所述第一邊沿發(fā)生于第一時間，且所述節(jié)點處的所述第一信號的所述第一邊沿發(fā)生于比所述第一時間早的第二時間時，所述電壓減小，并且其中，所述電壓減小的量與所述第一時間和所述第二時間之間的差成比例；并且

其中，所述延遲模塊基于所述電壓的減小的所述量來延遲所述PWM脈沖中的所述一個PWM脈沖的所述第一邊沿。

5.如權利要求1所述的DC-DC轉換器，還包括：

輸出電壓的電荷泵；

其中，當所述第一晶體管的所述控制端子處的所述第二信號的所述第二邊沿發(fā)生于第一時間，且所述節(jié)點處的所述第一信號的所述第二邊沿發(fā)生于比所述第一時間晚的第二時間時，所述電壓增大，并且其中，所述電壓增大的量與所述第一時間和所述第二時間之間的差成比例；并且

其中，所述延遲模塊基于所述電壓的增大的所述量來延遲所述PWM脈沖中的所述一個PWM脈沖的所述第二邊沿。

6.如權利要求1所述的DC-DC轉換器，還包括：

輸出電壓的電荷泵；

其中，當所述第一晶體管的所述控制端子處的所述第二信號的所述第二邊沿發(fā)生于第一時間，且所述節(jié)點處的所述第一信號的所述第二邊沿發(fā)生于比所述第一時間早的第二時間時，所述電壓減小，并且其中，所述電壓減小的量與所述第一時間和所述第二時間之間的差成比例；并且

其中，所述延遲模塊基于所述電壓的減小的所述量來延遲所述PWM脈沖中的所述一個PWM脈沖的所述第二邊沿。