[發明專利]形成嵌入式存儲器件的方法有效
| 申請號: | 201210518071.1 | 申請日: | 2012-12-05 |
| 公開(公告)號: | CN103579123B | 公開(公告)日: | 2017-06-09 |
| 發明(設計)人: | 丁裕偉;黃國欽;白志陽 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336;H01L29/423;H01L29/792 |
| 代理公司: | 北京德恒律治知識產權代理有限公司11409 | 代理人: | 章社杲,孫征 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 嵌入式 存儲 器件 方法 | ||
技術領域
本發明涉及半導體領域,更具體地,本發明涉及一種形成嵌入式存儲器件的方法。
背景技術
典型的快閃式存儲器件包括存儲器陣列,該存儲器陣列具有大量成塊地布置的存儲單元。每個存儲單元均包括場效應晶體管,該場效應晶體管具有控制柵極和浮置柵極。該浮置柵極帶電并且在通過氧化物與襯底中的源極和漏極區域相分離。每個存儲單元均能夠通過向浮置柵極噴射電子而進行充電。可以通過擦除操作來從浮置柵極中去除電荷。由此通過在浮置柵極中的電荷的存在或消失來決定快閃式存儲單元中的數據。
出于封裝密度和成本,存儲器件的趨勢是按比例縮小器件的尺寸。在傳統的快閃式存儲器結構中,由于沖突因素的存在,其挑戰在于縮小字線的長度。例如,對于傳統的分離式快閃式存儲器而言,器件的存儲器柵極取決于器件的控制柵極。如果按比例縮小了控制柵極,那么存儲器柵極的厚度可能變得過薄。相關的離子注入可能會穿透薄的存儲器柵極,從而導致存儲器柵極無法長時間工作。
因此,需要解決上述問題的方法和器件。
發明內容
為了解決現有技術中所存在的問題,根據本發明的一個方面,提供了一種形成存儲器件的方法,所述方法包括:接收晶圓襯底;在所述晶圓襯底上形成多晶硅堆疊圖案,其中,所述多晶硅堆疊圖案包括沉積在所述晶圓襯底上方的界面層、沉積在所述界面層上方的高k介電層、沉積在所述高k介電層上方的金屬氮化物層、沉積在所述金屬氮化物層上方的多晶硅層和沉積在所述多晶硅層上方的硬掩模層;執行離子注入工藝,以在所述晶圓襯底中形成源極和漏極;在所述源極上方的所述多晶硅堆疊圖案中形成存儲器柵極;以及在所述漏極上方的所述多晶硅堆疊圖案中形成控制柵極。
在所述方法中,進一步包括:在形成所述源極和所述漏極之后去除所述硬掩模層。
在所述方法中,形成所述存儲器柵極包括:通過去除存儲器柵極區域中的所述多晶硅層、所述金屬氮化物層和所述高k介電層來在所述多晶硅堆疊圖案中形成所述存儲器柵極區域。
在所述方法中,進一步包括:在所述界面層上方沉積氮化物層、在所述氮化物層上方沉積氧化物層以及在所述氧化物層上方沉積存儲器柵極層。
在所述方法中,進一步包括:執行化學機械拋光(CMP)工藝,以去除所述存儲器柵極區域之外的所述存儲器柵極層、所述氧化物層和所述氮化物層,從而將所述存儲器柵極形成在所述存儲器柵極區域中。
在所述方法中,進一步包括:執行存儲器柵極凹部蝕刻工藝,以將所述存儲器柵極埋置在所述存儲器柵極區域中的所述氧化物層內。
在所述方法中,形成所述控制柵極包括:去除位于控制柵極區域中的所述多晶硅層,以及在所述控制柵極區域中的所述界面層上方沉積所述控制柵極層。
根據本發明的另一方面,提供了一種形成存儲器件的方法,所述方法包括:接收晶圓襯底;在所述晶圓襯底上形成多晶硅堆疊圖案,其中,所述多晶硅堆疊圖案包括沉積在所述晶圓襯底上方的界面層、沉積在所述界面層上方的多晶硅層和沉積在所述多晶硅層上方的硬掩模層;執行離子注入工藝,以在所述晶圓襯底中形成源極和漏極;在所述源極上方的所述多晶硅堆疊圖案中形成存儲器柵極;以及在所述漏極上方的所述多晶硅堆疊圖案中形成控制柵極。
在所述方法中,進一步包括:在形成所述源極和所述漏極之后去除所述硬掩模層。
在所述方法中,形成所述存儲器柵極包括:通過去除存儲器柵極區域中的所述多晶硅層來在所述多晶硅堆疊圖案中形成所述存儲器柵極區域。
在所述方法中,進一步包括:在所述界面層上方沉積氮化物層,在所述氮化物層上方沉積氧化物層,在所述存儲器柵極區域中的所述氧化物層上方沉積存儲器柵極材料。
在所述方法中,進一步包括:執行化學機械拋光(CMP)工藝來去除所述存儲器柵極區域之外的所述存儲器柵極層、所述氧化物層和所述氮化物層,從而在所述存儲器柵極區域中形成所述存儲器柵極。
在所述方法中,進一步包括:執行存儲器柵極凹部蝕刻工藝,以將所述存儲器柵極埋置在所述存儲器柵極區域中的所述氧化物層內。
在所述方法中,形成所述控制柵極包括:去除所述控制柵極區域中的所述多晶硅層,在所述界面層上方沉積高k介電層,在所述高k介電層上方沉積金屬氮化物層,以及在所述控制柵極區域中的所述金屬氮化物層上方沉積控制柵極材料。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210518071.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





