[發明專利]用于光纖振動測量系統的實時數據采集與信號預處理設備及其方法

無效

• 申請號: 201210516987.3
• 申請日: 2012-12-06
• 公開（公告）號: CN102980648A
• 公開（公告）日: 2013-03-20
• 發明（設計）人: 黃正
• 申請（專利權）人: 上海華魏光纖傳感技術有限公司
• 主分類號: G01H9/00
• 分類號: G01H9/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于光纖振動測量系統的實時數據采集與信號預處理設備，包括同步脈沖發生器、光電模塊、模數轉換器、FPGA、第一DDR存儲器、第二DDR存儲器和高性能工業計算機，其特征在于：所述同步脈沖發生器分別連接所述光電模塊和FPGA?，所述光電模塊連接所述模數轉換器，所述模數轉換器連接所述FPGA，所述FPGA分別連接所述第一DDR存儲器、第二DDR存儲器和高性能工業計算機。

2.根據權利要求1所述的用于光纖振動測量系統的實時數據采集與信號預處理設備，其特征在于：所述FPGA內部設計為由數據采集控制單元、第一存儲器控制單元、第二存儲器控制單元、第一FFT處理單元、第二FFT處理單元、預處理數據控制單元、FIFO存儲器和PCIE接口控制器組成，所述的數據采集控制單元分別連接同步脈沖發生器、模數轉換器、第一存儲器控制單元、第二存儲器控制單元和預處理數據控制單元，所述第一存儲控制器單元連接所述第一DDR存儲器，所述第二存儲控制器單元連接所述第二DDR存儲器，所述預處理數據控制單元分別連接第一FFT處理單元、第二FFT處理單元和FIFO存儲器，所述FIFO存儲器連接PCIE接口控制器，所述PCIE接口控制器連接高性能工業計算機。

3.一種用于光纖振動測量系統的實時數據采集與信號預處理設備的實現方法，包括下述步驟：

第一步，同步脈沖發生器產生具有一定脈沖寬度和重復頻率的同步信號；

第二步，當同步信號產生時，光電模塊發射脈沖激光，同時接收到有效的激光干涉信號并將其轉換成有效的電壓信號；

第三步，模數轉換器把電壓信號轉換成數字信號；

第四步，FPGA采集模數轉換器輸出的數字信號，并完成緩存（即數據存入第一DDR存儲器或第二DDR存儲器）、數據重排列、FFT變換、最后經PCIE總線輸出；

第五步，高性能工業計算機接收FPGA經PCIE總線發來的數據，進行后續算法處理和數據分析。

4.根據權利要求3所述的方法，其特征在于：所述第四步采用乒乓數據緩存和預處理的方式。

5.根據權利要求4所述的方法，其特征在于：所述乒乓數據緩存和預處理的方式實現步驟包括：

第41步：

（1）當FPGA接收到同步脈沖信號時，數據采集控制單元開始采集一組數據,并通過第一存儲器控制單元把數據存入第一DDR存儲器；

（2）對同步脈沖信號產生的次數進行計數；

（3）當同步脈沖信號產生次數達到系統設定的閾值時，此時，第一DDR存儲器已經存儲了一個二維數組，這時，對同步脈沖信號產生次數清零，轉入第42步；

第42步：并行執行下列功能：

（1）當FPGA接收到同步脈沖信號時，數據采集控制單元開始采集一組數據,并通過第二存儲器控制單元把數據存入第二DDR存儲器；

（2）第一存儲器控制單元從第一DDR存儲器中存儲的二維數組按列的順序取數據，把這些按列取出的數據按順序送入第一FFT處理單元；

（3）第一FFT處理單元開始對每列數據進行FFT變換，其結果進入預處理數據控制單元；

（4）預處理數據控制單元把第一FFT處理單元輸出的數據寫入FIFO存儲器；

（5）當探測到FIFO存儲器有數據時，PCIE接口控制器讀取數據并通過PCIE總線上傳到高性能工業計算機；

（6）對同步脈沖信號產生的次數進行計數；

（7）當同步脈沖信號產生的次數達到系統設定的閾值時，此時，第二DDR存儲器已經存儲了一個二維數組；由于FPGA具有高效的并行處理能力和高效流水線技術，此時第一DDR存儲器中存儲的二維數組已經全部被讀取并完成FFT變換、其結果已被上傳到高性能工業計算機；此時，對同步脈沖信號產生的次數清零；轉入第43步；

第43步：并行執行下列功能：

（1）當FPGA接收到同步脈沖信號時，數據采集控制單元開始采集一組數據,并通過第一存儲器控制單元把數據存入第一DDR存儲器；

（2）第二存儲器控制單元從第二DDR存儲器中存儲的二維數組按列的順序取數據，把這些按列取出的數據按順序送入第二FFT處理單元；

（3）第二FFT處理單元開始對每列數據進行FFT變換，其結果進入預處理數據控制單元；

（4）預處理數據控制單元把第二FFT處理單元輸出的數據寫入FIFO存儲器；

（5）當探測到FIFO存儲器有數據時，PCIE接口控制器讀取數據并通過PCIE總線上傳到高性能工業計算機；

（6）對同步脈沖信號產生的次數進行計數；

（7）當同步脈沖信號產生的次數達到系統設定的閾值時，此時，第一DDR存儲器已經存儲了一個二維數組；由于FPGA具有高效的并行處理能力和高效流水線技術，此時第二DDR存儲器中存儲的二維數組已經全部被讀取并完成FFT變換、其結果已被上傳到高性能工業計算機；此時，對同步脈沖信號產生的次數清零；轉入第42步；

第44步：重復上述第42步和第43步，直到系統停止數據采集。