[發明專利]一種高速串行通訊接口自適應時序校準方法

有效

• 申請號: 201210516499.2
• 申請日: 2012-11-30
• 公開（公告）號: CN103036667A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 孫強;施蕾;田宇斌;葉有時;劉群;劉波;吳一帆
• 申請（專利權）人: 北京控制工程研究所
• 主分類號: H04L7/00
• 分類號: H04L7/00
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 安麗

技術領域

本發明涉及一種邏輯電路設計，特別是一種高速串行通訊接口自適應時序校準方法，適用于高速串行通訊接口的時序校準。

背景技術

交會對接任務對光學敏感設備的像素和圖像處理效率有了更高的要求，因此需采用更高速度的串行總線將圖像數據下傳到處理單元進行運算。由于星載應用，國內尚無法獲取專用的宇航等級圖像收發芯片，因此一般采用具有抗輻照能力的FPGA芯片作為圖像收發和處理單元。高速串行總線分為一路公用時鐘，一路控制信號，若干路數據傳輸。FPGA若采用常規全同步設計方法，根據香濃采樣定律，FPGA的采樣時鐘需為串行總線時鐘的2倍以上，當傳輸頻率達到百兆bps或以上時，實現如此高頻率的FPGA設計，極大的增加了芯片選型的難度和設計難度，同時也增加了功耗。

在高速串行通訊接口設計時也存在著如下應用問題需要解決

由于電纜、PCB等鏈路延時，造成各路數據信號、控制信號與時鐘信號之間產生相位偏差，使得某些通道的數據超前于時鐘沿，某些滯后于時鐘沿，某些甚至在時鐘沿附近數據處于不穩定狀態，對數據的正確接收產生影響；串行數據的接收是通過移位寄存器將串行數據轉換成并行數據，并加以鎖存，供外部設備讀取。但由于每個像素數據沒有相關的同步信號，如何在一個數據序列中確認每一個像素數據位的起始和結束并加以鎖存，確保串行數據正確接收也是需要解決的關鍵問題。

發明內容

本發明的技術解決問題是：提供一種高速串行通訊接口時序自適應校準方法，該方法實現簡單并有效降低了功耗。

本發明的技術解決方案是：一種高速串行通訊接口自適應時序校準方法，其特點在于采用FPGA實現，步驟如下：

(1)將高速串行通訊接口設定為校準模式；

(2)將高速串行通訊接口收到的串行數據轉換為并行數據；

(3)調整采樣時鐘相位或采樣延時，得到最佳采樣點；

(4)將步驟(3)的最佳采樣點對高速串行通訊接口進行配置；

(5)高速串行通訊接口重新將接收到的串行數據轉換為并行數據；

(6)將步驟(5)得到的并行數據與預設值進行比對，根據比對結果調整并行數據鎖存時刻，使得高速串行通訊接口接收到的并行數據與預設值一致；

(7)將步驟(6)得到的數據鎖存時刻結果對高速串行通訊接口進行配置；

(8)將高速串行通訊接口設定為傳數模式。

所述步驟(3)具體實現如下：對于具有IO端口延遲調整功能的FPGA，調整采樣延時，得到最佳采樣點，方法如下：

設置IDELAY模塊的延遲參數為n，n＝0～63，并對高速串行通訊接口數據進行多次連續采樣，若多次連續采樣值相等，則說明采樣處于穩定區域，否則說明采樣處于不穩定區域；當n從0以1為當量遞增過程中，尋找到采樣由不穩定到穩定或由穩定變化為不穩定時n的對應值，即為n1和n2；若n＝0時即為穩定，或n＝63時即為穩定，則對應的邊界值設定為0或63；最終選擇n1與n2的中間值，即N＝(n1+n2)/2作為IDELAY模塊最終的延遲參數，即最佳采樣點。

所述步驟(3)具體實現如下：對于具有時鐘相位管理功能的FPGA，調整采樣時鐘相位，得到最佳采樣點，方法如下：

利用FPGA內部的鎖相環或數字時鐘管理器對采樣時鐘進行相位調整；生成以360°/N為變化的N個時鐘，記為pclk1～pclkN；分別利用每個時鐘對高速串行通訊接口數據進行采樣，若連續多次采樣正確則認為穩定；找到臨界的兩個時鐘pclk(N1)與pclk(N2)，則選擇pclk((N1+N2)/2)作為最終的采樣時鐘從而尋找到最佳的采樣點。

所述步驟(6)具體實現如下：

若串并轉換結果與預設值不同，則產生一個控制信號，使得串并轉換舍棄一個bit的采樣數據，重新進行串并轉換后再進行比較，如此往復執行，直至串并轉換結果與預設值相同，表明數據已同步；若已經循環M次，M為串并轉換的數據位寬，比對仍失敗，則返回步驟(3)，重新調整最佳采樣點。

本發明與現有技術相比有益效果為：

(1)本發明采用異步設計，以高速串行總線時鐘作為高速串行通訊接口采樣時鐘而不是FPGA的系統時鐘，FPGA的系統時鐘可低于采樣時鐘，從而降低了FPGA的系統時鐘頻率，低功耗的；

(2)本發明對高速串行通訊接口的采樣時鐘相位或采樣延時進行自適應調整，并保證了數據對齊與同步，確保數據采樣準確。

(3)本發明邏輯簡單，可進一步在ASIC領域得到應用。

附圖說明