[發明專利]一種單晶硅納米線網狀陣列結構的制作方法

有效

• 申請號: 201210514737.6
• 申請日: 2012-12-04
• 公開（公告）號: CN102963862A
• 公開（公告）日: 2013-03-13
• 發明（設計）人: 俞驍;李鐵;王躍林
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: B81C1/00
• 分類號: B81C1/00
• 代理公司: 上海光華專利事務所 31219
• 代理人: 余明偉

技術領域

本發明涉及一種硅納米線的制作方法，特別是涉及一種單晶硅納米線網狀陣列結構的制作方法。

背景技術

隨著納米科學技術的發展，材料的納米結構因為常常表現出與其宏觀狀態下不同的特性而越來越受到研究者重視，人們希望通過對納米結構展開諸如電學、熱學、光學以及力學等性能的研究，從而能更好的理解納米尺度下的各種效應，實現更深層次的理解材料微觀結構與其性質之間的關系，并且因此設計制造出具有更優異性能的應用器件。作為CMOS工藝及MEMS技術的標準材料，對單晶硅納米結構及納米器件的研究尤其受到人們的青睞。研究表明，在（準）一維的納米線結構下，單晶硅呈現出多種有價值的物理特性。例如，硅納米線的壓阻系數比體硅材料提高了50%以上，;熱電優值系數ZT隨著硅納米線直徑的減小，在室溫下甚至超過了1；經過鉺摻雜的硅納米線實現室溫下波長為1.54um的光致發光特性等等。另外，隨著比表面積的增大，單晶硅納米線電學特性對表面狀態如電荷、質量等變化變得非常敏感，從而使其非常適合作為多種高靈敏傳感器的傳感部件。正是由于這些新的物理特性，硅納米線被認為是未來納米電子器件、納米光子器件及納米能量轉換器件中必不可少的組成部分。

目前通過自上而下制作單晶硅納米結構線的方法（top-down），即通過定位去除材料上不需要的部分，留下符合設計的納米結構，包括電子束直寫、深紫外光刻，納米壓印等納米刻蝕技術，雖然工藝原理較為簡單，但制備工藝昂貴費時，不甚適用于一般的納米研究工作。近年來，人們發現對單晶硅納米結構進行氧化時，納米結構的外層由于氧化后體積膨脹對內層未氧化的區域進行擠壓，從而在納米結構的內層產生較大的應力，而由于該應力的存在，內層硅原子的氧化速率明顯低于外層硅原子，該現象被稱為“自限制氧化”，并常常作為一種低成本的尺寸縮小技術用于單晶硅納米線結構制備上。由此，目前一部分研究已經實現了在（100）晶面型、（110）晶面型、（111）晶面型的單層硅片或SOI結構的多層硅片上，根據相應單晶硅片的晶面分布特點，用基于各項異性濕法腐蝕和自限制氧化的方法對單晶硅圖形進行尺寸縮小，從而制備單根或多跟沿特定晶向的單晶硅納米線。這類基于各向異性濕法腐蝕和氧化過程制備單晶硅納米線的方法具有較低的制作成本，適合進行大批量制備。然而，這些方法制備的單晶硅納米線往往是互相平行的分立結構，沒有形成復雜的組合結構，因此限制了其在納米技術領域的潛在應用。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種單晶硅納米線網狀陣列結構的制作方法，用于解決現有技術中單晶硅納米線往往是互相平行的分立結構，難以形成復雜的組合結構的問題。

為實現上述目的及其他相關目的，本發明提供一種單晶硅納米線網狀陣列結構的制作方法，所述制作方法至少包括以下步驟：

1）提供一（111）晶面的單晶硅基底，于該單晶硅基底表面制作抗氧化掩膜；

2）采用光刻工藝于所述抗氧化掩膜中形成具有預設形狀的預設排列規則的多個掩膜窗口；

3）采用ICP刻蝕法，將各該掩膜窗口下方的單晶硅刻蝕至一預設深度；

4）對各該掩膜窗口下方的單晶硅進行各向異性濕法腐蝕，形成上下表面為六邊形的多個腐蝕槽，相鄰兩腐蝕槽的側壁間形成單晶硅薄壁；

5）采用自限制氧化工藝對上述所得結構進行熱氧化，使所述單晶硅薄壁逐漸氧化，最后于所述單晶硅薄壁頂部中央區域形成沿單晶硅薄壁長度方向延伸的單晶硅納米線；

6）去除所述抗氧化掩膜及氧化過程中形成的氧化硅，形成單晶硅納米線網狀陣列結構。

作為本實施例中的單晶硅納米線網狀陣列結構的制作方法的一種優選方案，所述抗氧化掩膜為厚度為10nm~2μm的氮化硅薄膜或厚度為100nm~5μm的氧化硅。

作為本實施例中的單晶硅納米線網狀陣列結構的制作方法的一種優選方案，相鄰的兩個掩膜窗口之間的最小距離為1μm~10μm。

作為本實施例中的單晶硅納米線網狀陣列結構的制作方法的一種優選方案，所述預設深度為100nm~100μm。

作為本實施例中的單晶硅納米線網狀陣列結構的制作方法的一種優選方案，步驟4）中，各向異性濕法腐蝕的時間為10分鐘~100小時。

作為本實施例中的單晶硅納米線網狀陣列結構的制作方法的一種優選方案，所述六邊形的每個內角均為120°，各邊均沿<110>晶向，各該腐蝕槽的側壁均在{111}晶面族內。