[發(fā)明專利]CMOS晶體管的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210514534.7
• 申請(qǐng)日: 2012-12-04
• 公開（公告）號(hào): CN103855096A
• 公開（公告）日: 2014-06-11
• 發(fā)明（設(shè)計(jì)）人: 三重野文健
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種CMOS晶體管的形成方法。

背景技術(shù)

MOS晶體管通過在柵極施加電壓，調(diào)節(jié)通過溝道區(qū)域的電流來產(chǎn)生開關(guān)信號(hào)。但當(dāng)半導(dǎo)體技術(shù)進(jìn)入45納米以下節(jié)點(diǎn)時(shí)，傳統(tǒng)的平面式MOS晶體管對(duì)溝道電流的控制能力變?nèi)酰斐蓢?yán)重的漏電流。鰭式場(chǎng)效應(yīng)晶體管（Fin?FET）是一種新興的多柵器件，它一般包括具有高深寬比的半導(dǎo)體鰭部，覆蓋部分所述鰭部的頂部和側(cè)壁的柵極結(jié)構(gòu)，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)。

圖1示出了現(xiàn)有技術(shù)的一種鰭式場(chǎng)效應(yīng)晶體管的立體結(jié)構(gòu)示意圖。所述鰭式場(chǎng)效應(yīng)晶體管包括：半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有凸出的鰭部102，所述鰭部102一般是通過對(duì)所述半導(dǎo)體襯底100刻蝕后形成的；介質(zhì)層101，覆蓋所述半導(dǎo)體襯底100的表面以及所述鰭部102的側(cè)壁的一部分；柵極結(jié)構(gòu)103，橫跨在所述鰭部102上，覆蓋所述鰭部102的部分頂部和側(cè)壁，所述柵極結(jié)構(gòu)103包括柵介質(zhì)層（圖中未示出）和位于柵介質(zhì)層上的柵電極（圖中未示出）。

現(xiàn)有技術(shù)在形成鰭式CMOS晶體管的工藝中，通過不同的技術(shù)手段對(duì)鰭式場(chǎng)效應(yīng)晶體管的溝道區(qū)域施加應(yīng)力以提高載流子遷移率，從而提高整個(gè)器件的性能。例如，通過將應(yīng)力層沉積于鰭式場(chǎng)效應(yīng)晶體管上，通過退火將應(yīng)力層的應(yīng)力施加到鰭式場(chǎng)效應(yīng)管的溝道區(qū)域，退火之后，施加在鰭式場(chǎng)效應(yīng)管溝道區(qū)域的應(yīng)力被“記憶”，提高了載流子遷移率。另外，還可以對(duì)NMOS的源區(qū)和漏區(qū)刻蝕后外延生長(zhǎng)SiC材料，對(duì)PMOS的源區(qū)和漏區(qū)刻蝕后外延生長(zhǎng)SiGe材料，由于SiC材料的晶格常數(shù)小于溝道區(qū)域Si材料的晶格常數(shù)，SiGe材料的晶格常數(shù)大于溝道區(qū)域Si材料的晶格常數(shù)，可以在NMOS的溝道區(qū)域引入拉伸應(yīng)力，在PMOS的溝道區(qū)域引入壓縮應(yīng)力，提高載流子遷移率。

但是現(xiàn)有技術(shù)在制備具有應(yīng)力的鰭式場(chǎng)效應(yīng)管的過程中，先對(duì)NMOS和PMOS的源區(qū)和漏區(qū)進(jìn)行摻雜，對(duì)NMOS的源區(qū)和漏區(qū)進(jìn)行摻雜時(shí)需要光刻形成覆蓋PMOS區(qū)域的掩膜層，進(jìn)行N型離子注入；對(duì)PMOS的源區(qū)和漏區(qū)進(jìn)行摻雜時(shí)需要光刻形成覆蓋NMOS的掩膜層，進(jìn)行P型離子注入。再分別對(duì)NMOS和PMOS的溝道區(qū)域引入應(yīng)力，包括：對(duì)NMOS的源區(qū)和漏區(qū)進(jìn)行刻蝕，外延生長(zhǎng)SiC材料；對(duì)PMOS的源區(qū)和漏區(qū)進(jìn)行刻蝕，外延生長(zhǎng)SiGe材料。現(xiàn)有工藝形成具有應(yīng)力的鰭式CMOS晶體管的工藝復(fù)雜。

其他有鰭式CMOS場(chǎng)效應(yīng)晶體管的形成方法還可以參考公開號(hào)為US2012171832A1的美國(guó)專利申請(qǐng)，其公開了一種鰭式場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)及其形成方法。

發(fā)明內(nèi)容

本發(fā)明解決的問題是現(xiàn)有技術(shù)形成具有應(yīng)力的鰭式CMOS晶體管的工藝復(fù)雜。

為解決上述問題，本發(fā)明提供了一種CMOS晶體管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括NMOS區(qū)域和PMOS區(qū)域，所述NMOS區(qū)域和PMOS區(qū)域之間具有隔離結(jié)構(gòu)，所述NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體襯底表面具有凸起的鰭部，位于所述鰭部上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋部分所述鰭部的頂部和側(cè)壁，位于所述柵極結(jié)構(gòu)兩側(cè)的鰭部?jī)?nèi)的源區(qū)和漏區(qū)；對(duì)所述NMOS區(qū)域和PMOS區(qū)域的源區(qū)和漏區(qū)進(jìn)行預(yù)非晶化注入（PAI：Pre-Amorphization?Implantation）；刻蝕所述NMOS區(qū)域和PMOS的源區(qū)和漏區(qū)，形成第一開口，所述第一開口的深度小于所述預(yù)非晶化注入的深度，在所述第一開口內(nèi)形成NMOS嵌入式源區(qū)和漏區(qū)；形成阻擋層，所述阻擋層具有暴露所述PMOS區(qū)域的第二開口；沿所述第二開口刻蝕PMOS區(qū)域的源區(qū)和漏區(qū)，去除PMOS區(qū)域的NMOS嵌入式源區(qū)和漏區(qū)和預(yù)非晶化注入?yún)^(qū)域，形成第三開口，在所述第三開口內(nèi)形成PMOS嵌入式源區(qū)和漏區(qū)。

可選的，所述對(duì)NMOS區(qū)域和PMOS區(qū)域的源區(qū)和漏區(qū)進(jìn)行預(yù)非晶化注入，所述預(yù)非晶化注入?yún)^(qū)域的底面到所述隔離結(jié)構(gòu)頂表面的距離小于40nm。

可選的，所述第一開口的深度小于所述鰭部的高度的40%，所述鰭部的高度為所述鰭部暴露于所述隔離結(jié)構(gòu)頂表面之上的部分的高度。

可選的，還包括：在對(duì)所述NMOS區(qū)域和PMOS區(qū)域的源區(qū)和漏區(qū)進(jìn)行預(yù)非晶化注入后，在所述半導(dǎo)體襯底上形成介質(zhì)層，所述介質(zhì)層覆蓋NMOS區(qū)域和PMOS區(qū)域的柵極結(jié)構(gòu)、源區(qū)和漏區(qū)；回刻蝕所述介質(zhì)層，形成位于所述柵極結(jié)構(gòu)兩側(cè)的側(cè)墻。

可選的，所述在半導(dǎo)體襯底上形成的介質(zhì)層為氮化硅層，所述氮化硅層具有拉伸應(yīng)力。

可選的，所述氮化硅層的厚度為20nm~50nm。