[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201210513725.1
• 申請日: 2012-12-04
• 公開（公告）號: CN103855019B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 鄧浩;張彬
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 董巍,高偉

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種形成具有不同寬度的鰭（Fin）的鰭式場效應晶體管（FinFET）的制造方法。

背景技術

現有的互補式金屬氧化物半導體（CMOS）晶體管是二維的，隨著溝道尺寸的不斷縮小，與短溝道效應有關的問題越來越難以克服。因此，芯片制造商正在開發具有更高功效的三維立體式的晶體管，例如FinFET，其可以更好地適應器件尺寸按比例縮小的要求。在FinFET中，直立在絕緣體上硅（SOI）上的鰭形溝道取代了傳統CMOS中的平面溝道，柵極形成在鰭形溝道上并環繞鰭形溝道，能夠提供更為高效的靜電控制能力。

采用現有的FinFET制造工藝所形成的Fin的寬度是相同的，其目的是在節距不斷縮小的情況下，控制工藝本身的誤差，保證FinFET的整體性能。但是，器件本身能夠實現多種功能是必然的發展趨勢，而實現不同的功能需要FinFET具有不同寬度的Fin，因此，需要開發一種可以形成具有不同寬度的Fin的FinFET的制造工藝。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供絕緣體上硅晶片，所述絕緣體上硅晶片包括硅基體、掩埋氧化物層和形成在掩埋氧化物層上的硅層；在所述硅層上形成硬掩膜層；圖案化所述硬掩膜層，以形成多個彼此隔離的核心材料層；在所述硅層上形成圖案化的光刻膠層，使所述光刻膠層只覆蓋部分所述核心材料層；以所述光刻膠層為掩膜，執行一氟處理過程，以增大未被所述光刻膠層所覆蓋的核心材料層相對于被所述光刻膠層所覆蓋的核心材料層的氧化物成長選擇比；去除所述光刻膠層，形成環繞所述核心材料層的氧化物層；蝕刻所述氧化物層，以在所述核心材料層的兩側形成側壁；去除所述核心材料層；蝕刻所述硅層，以形成鰭式場效應晶體管的鰭；去除所述側壁。

進一步，所述硬掩膜層的材料為氮化物。

進一步，采用共形沉積工藝形成所述氧化物層。

進一步，環繞經過所述氟處理的核心材料層的氧化物層的厚度大于環繞未經過所述氟處理的核心材料層的氧化物層的厚度。

進一步，采用側壁蝕刻工藝蝕刻所述氧化物層，以形成所述側壁。

進一步，經過所述氟處理的核心材料層的兩側的側壁的厚度大于未經過所述氟處理的核心材料層的兩側的側壁的厚度。

進一步，采用濕法蝕刻工藝去除所述核心材料層。

進一步，所述濕法蝕刻所使用的腐蝕液為熱磷酸。

進一步，采用反應離子蝕刻工藝蝕刻所述硅層。

進一步，采用濕法蝕刻工藝去除所述側壁。

進一步，所述濕法蝕刻所使用的腐蝕液為稀釋的氫氟酸。

根據本發明，在與現有工藝相兼容的前提下，使形成的FinFET具有不同寬度的Fin，以滿足實現不同功能的需求。

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A-圖1H為本發明提出的形成具有不同寬度的Fin的FinFET的制造方法的各步驟的示意性剖面圖；

圖2為本發明提出的形成具有不同寬度的Fin的FinFET的制造方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的形成具有不同寬度的Fin的FinFET的制造方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。

應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

下面，參照圖1A-圖1H和圖2來描述本發明提出的形成具有不同寬度的Fin的FinFET的制造方法的詳細步驟。

參照圖1A-圖1H，其中示出了本發明提出的形成具有不同寬度的Fin的FinFET的制造方法的各步驟的示意性剖面圖。