[發明專利]非易失性存儲器件及其操作方法和制造方法

有效

• 申請號: 201210513073.1
• 申請日: 2012-12-04
• 公開（公告）號: CN103187421A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 安泳洙;崔鍾武;盧侑炫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247;G11C16/10;G11C16/26
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 周曉雨;俞波

相關申請的交叉引用

本申請要求2011年12月28日提交的申請號為10-2011-0144934的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種非易失性存儲器件及其操作方法和制造方法，更具體而言，涉及一種包括垂直層疊在襯底上的多個存儲器單元的非易失性存儲器件及其操作方法和制造方法。

背景技術

非易失性存儲器件是即使電源中斷也能維持儲存的數據的存儲器件。目前，廣泛使用諸如NAND型快閃存儲器件的各種非易失性存儲器件。

隨著在硅襯底上以單層形成存儲器單元的二維非易失性存儲器件的集成度的進一步提高達到物理極限，已經研發了從硅襯底垂直層疊多個存儲器單元的三維非易失性存儲器件。

圖1A至圖1C是說明現有的三維非易失性存儲器件的示圖，其中，圖1A是立體圖，圖1B是沿著圖1A的線A-A’截取的截面圖，圖1C是主要示出圖1A中的字線的平面圖。

參見圖1A至圖1C，現有的非易失性存儲器件包括：襯底100；溝道結構C，所述溝道結構C設置在襯底100上并沿第一方向（見x軸）延伸；字線WL_0至WL_N，所述字線WL_0至WL_N在溝道結構C之間沿第二方向（見y軸）延伸以面對溝道結構C的側壁；源極選擇線SSL和源極線SL；漏極選擇線DSL_0至DSL_N，所述漏極選擇線DSL_0至DSL_N設置在溝道結構C的臺階形端部之上并沿第二方向延伸；以及位線BL，所述位線BL設置在漏極選擇線DSL_0至DSL_N之上并沿第一方向延伸。存儲器層130插入在字線WL_0至WL_N與溝道結構C之間，柵電介質層140插入在源極選擇線SSL與溝道結構C之間。存儲器層130是用于使溝道層120和字線WL彼此電絕緣并儲存電荷的層，其中，所述層可以具有三層結構，包括隧道電介質層、電荷存儲層以及電荷阻擋層，例如ONO（氧化物-氮化物-氧化物）結構。

詳細地，溝道結構C包括交替層疊的多個層間電介質層110和多個溝道層120。面對一個溝道層120的一個字線WLm和插入在字線WLm與溝道層120之間的存儲器層130構成單位存儲器單元MC。此外，面對一個溝道層120的源極選擇線SSL和插入在源極選擇線SSL與溝道層120之間的柵電介質層140構成源極選擇晶體管。

溝道接觸150形成在相應的溝道層120的保護端部上，漏極選擇晶體管的溝道160設置在相應的溝道接觸150之上。面對一個溝道160的一個漏極選擇線DSL和插入在該漏極選擇線DSL與該溝道160之間的柵電介質層（未示出）構成漏極選擇晶體管。

共用同一溝道層120的多個存儲器單元MC構成一個存儲串ST。因此，在每個溝道結構C中，設置了被層疊成數目與溝道層120的數目相同的存儲串ST_0~X。共用同一溝道結構C的層疊的存儲串ST_0~X與同一位線BL連接。另外，與多個位線BL連接的多個存儲串ST_0~X的層疊與一個源極線SL共同地連接。

共用同一字線WL的多個存儲器單元MC構成一個頁PAGE。因此，針對每個字線WL，頁PAGE_0~X層疊成數目與溝道層120的數目相同。共用一個字線WL的層疊的頁PAGE_0~X之中的期望的頁PAGE可以由漏極選擇晶體管來選擇。

具有如上所述結構的非易失性存儲器件的讀取和寫入操作可以用如下方式來執行，具體地，以根據本領域已知的方案在控制字線WL_0至WL_N和位線BL的同時利用多個漏極選擇晶體管來選擇期望的頁PAGE的方式來執行。也就是說，在讀取和寫入操作中，可以通過將與期望的頁PAGE連接的漏極選擇晶體管導通并將其余的漏極選擇晶體管關斷來選擇期望的頁PAGE。

然而，在上述非易失性存儲器件中，因為同一字線WL面對每個溝道層120的兩個側壁，在編程或擦除操作中，電荷經由選中的存儲器單元MC的兩側而同時注入到存儲器層130的電荷存儲層中或從電荷存儲層中出來。換言之，一個存儲器單元MC中儲存一個比特數據（“00”或“11”）。圖1C例示儲存數據“00”的情況。

另外，由于上述非易失性存儲器件的結構特性，作為存儲器層130的電荷存儲層，廣泛使用了在能量陷阱中儲存電荷的電介質層，例如氮化硅層。在這種情況下，當與浮柵類型非易失性存儲器件的電荷存儲層例如多晶硅層相比較時，更難于實現多電平單元。

因而，在如上所述的現有的三維非易失性存儲器件中，很難實施多電平單元。

發明內容

本發明的實施例針對一種在三維結構中具有多電平單元的非易失性存儲器件及其制造方法。