[發明專利]可動態重構的多級并行單指令多數據陣列處理系統

有效

• 申請號: 201210512880.1
• 申請日: 2012-12-04
• 公開（公告）號: CN103019656A
• 公開（公告）日: 2013-04-03
• 發明（設計）人: 石匆;吳南健;龍希田;楊杰;秦琦
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明涉及可編程視覺芯片、并行視覺圖像處理器、人工神經網絡等視覺圖像處理技術領域，尤其涉及一種用于高速視覺圖像特征提取和特征識別的、可動態重構為自組織映射神經網絡的可動態重構的多級并行單指令多數據陣列處理系統。

背景技術

傳統的視覺圖像處理系統包括分立的攝像頭和通用處理器(或數字信號處理器(DSP))，攝像頭使用圖像傳感器獲取圖像，并在通用處理器或DSP中利用軟件對圖像進行處理。由于在通用處理器或DSP中利用軟件對圖像進行處理往往是逐個像素串行進行的，存在串行處理的瓶頸，因此傳統的視覺圖像系統一般只能達到30幀/秒的速度，遠遠無法滿足高速實時性需求，比如某些工業控制系統中經常要求1000幀/秒的速度。

而視覺芯片和并行視覺處理器的出現有效滿足了高速實時處理的需求，其中視覺芯片是在單一芯片上同時集成有圖像傳感器和圖像處理電路的新型片上視覺系統。在可編程視覺芯片和高速并行視覺處理器中，圖像處理電路經常采用像素級并行圖像處理體系架構，該架構是由相同處理單元組成的二維處理單元陣列，并且工作在單指令多數據模式下，使得低中級圖像處理速度得到大幅提升，從而實現1000幀/秒以上的視覺圖像特征提取速度。

但是，這種單一的像素級并行處理體系架構存在嚴重不足，主要表現在：

1)該像素級并行圖像處理體系架構中的像素級并行圖像處理單元排列成二維陣列，可實現全像素并行的局域處理，但無法實現快速靈活的廣域處理；

2)該像素級并行圖像處理體系架構支持低級圖像處理和部分中級圖像處理，因而能實現1000幀/秒的圖像特征提取，但缺乏高級圖像處理功能，尤其缺乏類似人類腦神經的簡單直觀的快速特征識別能力，因此仍須借助外部通用處理器才能組成完整的視覺圖像系統，而這又會再次引入串行處理瓶頸，完全掩蓋了像素級并行處理架構在低中級圖像處理中獲得的高速實時性，使得視覺圖像處理整體過程(包括圖像特征提取和圖像特征識別)仍無法滿足1000幀/秒的高速實時要求。

發明內容

(一)要解決的技術問題

針對以上現有像素級并行圖像處理體系架構存在的問題，本發明提供了一種用于高速視覺圖像特征提取和特征識別的、可動態重構為自組織映射(SelfOrganizing?Map，SOM)神經網絡的多級并行單指令多數據(Single?Instruction?Multiple?Data，SIMD)陣列處理系統。

(二)技術方案

為達到上述目的，本發明提供了一種可動態重構的多級并行單指令多數據陣列處理系統，應用于高速片上視覺系統中的高速視覺圖像特征提取和特征識別，包括：

可配置圖像傳感器接口1，用于并行或串行接收來自圖像傳感器的像素數據，再以行并行的方式將該像素數據輸出到后續的可重構并行圖像處理單元及自組織映射陣列2；

可重構并行圖像處理單元及自組織映射陣列2，用于在圖像處理的不同階段被動態重構為M×M像素級并行的處理單元PE陣列或(M/4)×(M/4)自組織映射SOM神經網絡，完成圖像特征提取和圖像特征識別，其中M為自然數；

行處理器RP陣列5，用于輔助可重構并行圖像處理單元及自組織映射陣列2完成各階段圖像處理任務中適于以行并行完成的部分，能夠進行快速非線性處理和廣域處理，并在系統外部控制下串行移入數據和輸出處理結果；以及

陣列控制器8，用于在系統外部驅動控制下，從系統內部變長-超長單指令多數據VVS指令存儲器中取出控制所述可重構并行圖像處理單元及自組織映射陣列2和所述RP陣列5的控制指令，并連同其自身某些特殊寄存器的值，一起譯碼后輸出到所述可重構并行圖像處理單元及自組織映射陣列2和所述RP陣列5作為陣列控制信號。

上述方案中，所述可重構并行圖像處理單元及自組織映射陣列2包括M×M個細粒度并行圖像處理單元PE3，這些PE單元以像素級并行方式工作在單指令多數據SIMD模式下。所述可重構并行圖像處理單元及自組織映射陣列2中的每一塊4×4二維PE子陣列4能被重構為SOM神經網絡的一個神經元。所述4×4二維PE子陣列4在被重構前，其中的每一個PE單元11都與其最鄰近的4個PE單元連接并進行數據通信，帶寬為1比特。所述4×4二維PE子陣列4邊界上的PE單元與相鄰的4×4二維PE子陣列的PE單元連接并進行數據通信。