[發明專利]半導體元件及其制造方法有效
| 申請號： | 201210510636.1 | 申請日： | 2012-12-04 |
| 公開（公告）號： | CN103855211B | 公開（公告）日： | 2017-03-22 |
| 發明（設計）人： | 鐘淼鈞;黃胤富;連士進 | 申請（專利權）人： | 旺宏電子股份有限公司 |
| 主分類號： | H01L29/78 | 分類號： | H01L29/78;H01L21/336 |
| 代理公司： | 中科專利商標代理有限責任公司11021 | 代理人： | 宋焰琴 |
| 地址： | 中國臺灣新竹*** | 國省代碼： | 臺灣;71 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 元件 及其 制造 方法 | ||
1.一種半導體元件，包括：
一襯底；
一外延層，設置于該襯底上；
一第一阱，位于該外延層內；
一第二阱，位于該外延層內；
一第三阱，位于該外延層內，并位于該第一阱及該第二阱之間；
一第一重摻雜區，位于該第一阱內；
一第二重摻雜區，位于該第二阱內，一表面通道形成于該第一重摻雜區及該第二重摻雜區之間；
一注入區，整面配置地位于該表面通道及該襯底之間，并分布于該第一阱、該第二阱及該第三阱的投影范圍；以及
一導電層，位于該表面通道的上方。
2.根據權利要求1所述的半導體元件，其中該注入區具有一第一摻雜型態，該第三阱具有一第二摻雜型態，該第一摻雜型態與該第二摻雜型態互補。
3.根據權利要求2所述的半導體元件，其中該第一阱、該第二阱、該第一重摻雜區及該第二重摻雜區具有該第一摻雜型態。
4.根據權利要求3所述的半導體元件，其中該第一摻雜型態為N型，該第二摻雜型態為P型。
5.根據權利要求3所述的半導體元件，其中該第一摻雜型態為P型，該第二摻雜型態為N型。
6.根據權利要求1所述的半導體元件，其中該注入區連續地分布于該第一阱、該第二阱及該第三阱的投影范圍。
7.根據權利要求1所述的半導體元件，更包括：
一勢壘層，位于該襯底上，該注入區整面配置地位于該表面通道及該勢壘層之間。
8.一種半導體元件的制造方法，包括：
提供一襯底；
形成一外延層于該襯底上；
形成一第一阱及一第二阱于該外延層內；
整面形成一注入區于該外延層內；
形成一第三阱于該外延層內，該第三阱位于該第一阱及該第二阱之間，其中形成該第三阱的步驟執行于形成該注入區的步驟之后；
分別形成一第一重摻雜區及一第二重摻雜區于該第一阱及該第二阱內，一表面通道形成于該第一重摻雜區及該第二重摻雜區之間，該注入區位于該表面通道及該襯底之間，并分布于該第一阱、該第二阱及該第三阱的投影范圍；以及
形成一導電層于該表面通道的上方。
9.根據權利要求8所述的半導體元件的制造方法，其中該注入區具有一第一摻雜型態，該第三阱具有一第二摻雜型態，該第一摻雜型態與該第二摻雜型態互補。
10.一種半導體元件的制造方法，包括：
提供一襯底；
形成一外延層于該襯底上；
形成一第三阱于該外延層內；
整面形成一注入區于該外延層內；
形成一第一阱及一第二阱于該外延層內，該第三阱位于該第一阱及該第二阱之間，其中形成該第一阱及該第二阱的步驟執行于形成該注入區的步驟之后；
分別形成一第一重摻雜區及一第二重摻雜區于該第一阱及該第二阱內，一表面通道形成于該第一重摻雜區及該第二重摻雜區之間，該注入區位于該表面通道及該襯底之間，并分布于該第一阱、該第二阱及該第三阱的投影范圍；以及
形成一導電層于該表面通道的上方。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于旺宏電子股份有限公司，未經旺宏電子股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210510636.1/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
