[發明專利]半導體封裝件及其制法

有效

• 申請號: 201210509778.6
• 申請日: 2012-12-03
• 公開（公告）號: CN103839899A
• 公開（公告）日: 2014-06-04
• 發明（設計）人: 詹前峰;林畯棠;賴顗喆
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/538;H01L21/56;H01L21/768
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明關于一種半導體封裝件及其制法，尤指一種可降低翹曲現象的半導體芯片堆棧封裝件及其制法。

背景技術

隨著時代的進步，現今電子產品均朝向微型化、多功能、高電性及高速運作的方向發展，為了配合此一發展趨勢，半導體業者莫不積極研發體積微小、高性能、高功能、與高速度化的半導體封裝件，借以符合電子產品的需求。

一般而言，為了使半導體封裝件具有體積微小、高性能、多功能、與高速度化的特性與功效，半導體芯片傾向采用覆晶封裝技術。這是因為覆晶技術有縮小芯片封裝面積及縮短信號傳輸路徑等優點，且目前已經廣泛應用于芯片封裝領域，例如芯片直接貼附(Direct?Chip?Attached，DCA)、封裝芯片尺寸構裝(Chip?Scale?Package，CSP)以及多芯片模塊(Multi－Chip?Module，MCM)封裝等型態的封裝。

為了更進一步發揮上述半導體封裝件的特性與功效及微小化優點，業界遂提出將芯片疊層的封裝技術，但目前芯片疊層技術常碰到因熱應力所產生的翹曲問題，而另一技術:晶粒、晶圓、及封裝基板的疊層技術存在需克服后續工藝中與導電凸塊連接時，因熱應力導致導電凸塊破裂或產生孔隙的問題。

圖1A至圖1C所示者，其為現有技術的半導體封裝件及其制法的剖面示意圖。

如圖1A所示，提供具有相對的芯片第一表面10a與芯片第二表面10b的半導體晶圓10，該半導體晶圓10包含多個半導體芯片10’，且該半導體晶圓10內具有多個導電柱10c，于該半導體晶圓10的芯片第一表面10a上設有多個線路連接板11，且各該線路連接板11具有相對的第一表面11a與第二表面11b及貫穿該第一表面11a與第二表面11b的第一導電通孔11c，并借由多個第一導電組件12使各該線路連接板11的第二表面11b上的第一導電通孔11c與該半導體晶圓10的導電柱10c對應連接。

此外，于該線路連接板11的第一表面11a上設有半導體芯片14，且各該半導體芯片14的底面14a與各該線路連接板11的第一表面11a間借由第二導電組件13電性連接，并于該半導體晶圓10的芯片第一表面10a上形成有封裝膠體15，以包覆該線路連接板11、半導體芯片14、第一導電組件12及第二導電組件13。

如圖1B所示，其為接續自圖1A的工藝，研磨該半導體晶圓10的芯片第二表面10b，使該半導體晶圓10的導電柱10c的一端外露，且于該半導體晶圓10的芯片第二表面10b上形成有線路重布層16，該半導體晶圓10與該線路重布層16組合成一線路重布結構，并于該線路重布層16上接置有多個導電凸塊17。

如圖1C所示，其為接續自圖1B的工藝，進行切單步驟，并借由該導電凸塊17以接置于一基板18的頂面18a上，而該基板18的底面18b與焊球17’連接。

不過，前述現有的半導體封裝件的制法于封裝時，會因于高溫工藝時而產生熱應力，而該熱應力將使得該線路重布結構與該線路連接板翹曲，因而部份該第一導電組件未確實接合于該半導體芯片與該線路重布結構之間，此外部份該第二導電組件亦未確實接合于該線路重布結構與該線路連接板之間，導致該第一導電組件與線路連接板處形成空隙或產生虛焊現象，進而使該第一導電組件、線路連接板與半導體芯片間的電性連接失效。

因此，如何克服現有技術的種種問題，實為一重要課題。

發明內容

為解決上述現有技術的種種問題，本發明的主要目的在于揭露一種半導體封裝件及其制法，可有效解決半導體封裝件的電性連接失效問題，并降低翹曲現象。

本發明的半導體封裝件，其包括：半導體芯片，其具有相對的芯片第一表面與芯片第二表面；線路重布結構，其設于該半導體芯片的芯片第一表面上，且具有相對的第一表面與第二表面與貫穿該第一表面與第二表面的第一導電通孔，該第一表面上形成有線路重布層，而該第二表面與該半導體芯片間借由多個第一導電組件電性連接；多個導電凸塊，其電性接置于該線路重布層上；以及封裝膠體，其形成于該半導體芯片的芯片第一表面上，且包覆該線路重布結構，各該導電凸塊嵌入且外露于該封裝膠體。