[發明專利]多晶硅電阻器結構及其制造方法

有效

• 申請號: 201210507576.8
• 申請日: 2012-11-30
• 公開（公告）號: CN102969228B
• 公開（公告）日: 2017-09-19
• 發明（設計）人: 江紅
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L23/64;H01L27/06
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 鄭瑋

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種多晶硅電阻器結構及其制造方法。

背景技術

在半導體芯片電路設計中，會大量的使用多晶硅電阻。一般電路設計人員多采用傳統的N型或P型多晶電阻，但這些電阻在制造過程中都需要硅化物阻擋層(salicide block layer，SAB)作為一個額外的掩膜以用于保護硅片表面，在其保護下，硅片不與其它Ti，Co之類的金屬形成不期望的金屬硅化物，即需要增加一道光刻步驟。具體地說，現有技術中的作為多晶硅電阻器的N型摻雜的多晶硅或者P型摻雜的多晶硅是通過在邏輯多晶硅(本身是無摻雜的)上，進行N型離子注入(通常是高濃度的硼(B)離子注入)或P型離子注入(通常是高濃度的磷(P)離子注入)而形成，它們都需要硅化物阻止層作為光罩。然而，硅化物阻止層的引入增大了工藝的復雜性，并且增大了制造成本。

在現有技術的改進方案中提出的存儲多晶硅電阻不需要硅化物阻擋層，降低了制造成本。但是，該多晶硅電阻是n型電阻，溫度系數較大；加之該多晶硅為摻雜濃度較高，因此電阻值較小，不利于降低電路面積。

中國專利申請CN 102214560A提出了一種利用存儲多晶硅MPOL形成多晶硅電阻器的方案，但是存儲多晶硅MPOL的最小寬度不能做得很小，由此限制了所制成的多晶硅電阻器的阻值大小，當需要較大阻值的多晶硅電阻器時，需要很長的存儲多晶硅條來實現大電阻，因此不利于節省芯片面積。

因此，希望能夠提出一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大存儲多晶硅電阻率的簡化多晶硅電阻器結構制造方案。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠在不使用硅化物阻擋層的情況下防止多晶硅電阻器表面形成金屬硅化物由此增大多晶硅電阻率的簡化的多晶硅電阻器結構制造方法以及相應的多晶硅電阻器結構。

為了實現上述技術目的，根據本發明的第一方面，提供了一種多晶硅電阻器結構制造方法，其包括：第一步驟，用于在硅片中形成隔離區；第二步驟，用于在隔離區上形成第一多晶硅層以及第一多晶硅層的側壁；第三步驟，用于在第一多晶硅層的頂部形成隔離物，其中隔離物不覆蓋第一多晶硅層的兩端的頂部；第四步驟，用于在隔離物上形成第二多晶硅層，其中第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部；第五步驟，用于以第二多晶硅層為掩膜進行離子注入，以便在第一多晶硅層的暴露的兩端的表面形成金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面不形成金屬硅化物。

優選地，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層；其側壁是利用存儲器生產過程中用于隔離浮柵和源極線的側墻結構的生產步驟制造出來的。

優選地，所述第二多晶硅層是工藝步驟位于第一多晶硅層之后的由光罩定義其形狀的可用來阻擋金屬硅化物形成的層。

優選地，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層。

優選地，所述第二多晶硅層是存儲器的字線多晶硅層。

優選地，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側電阻器側壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。

根據本發明的第二方面，提供了一種多晶硅電阻器結構，其特征在于包括：布置在硅片中的隔離區、在隔離區上形成的第一多晶硅層及其側壁、在第一多晶硅層的頂部形成的隔離物、以及在隔離物上形成的第二多晶硅層；其中，隔離物不覆蓋第一多晶硅層的兩端的頂部，第二多晶硅層不覆蓋第一多晶硅層的兩端的頂部；其中，第一多晶硅層的暴露的兩端的表面形成有金屬硅化物，并且使第一多晶硅層的未暴露的部分的表面未形成有金屬硅化物。

優選地，所述第二多晶硅層是存儲器MOS晶體管單元的柵極多晶硅層或存儲器的字線多晶硅層。

優選地，所述第一多晶硅層是存儲器晶體管單元的源極線多晶硅層。

優選地，所述電阻器的寬度方向由定義浮柵光罩的圖形的總寬度減去兩側電阻器側壁的寬度決定；所述電阻器的長度方向由第二多晶硅層覆蓋的在金屬化工藝過程中未暴露出來的第一多晶硅層的長度決定。