[發(fā)明專利]同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路、感測(cè)電路及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210506389.8
• 申請(qǐng)日: 2012-11-30
• 公開（公告）號(hào): CN103138734A
• 公開（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 張欽富;林光輝
• 申請(qǐng)（專利權(quán)）人: 禾瑞亞科技股份有限公司
• 主分類號(hào): H03K19/00
• 分類號(hào): H03K19/00;H03M1/12
• 代理公司: 北京中原華和知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11019
• 代理人: 壽寧

1.一種同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于其包括：

連續(xù)排列的多個(gè)第一階積分電路，每一個(gè)第一階積分電路分別積分輸入信號(hào)，以同時(shí)輸出依據(jù)該輸入信號(hào)積分而產(chǎn)生的第一階正積分信號(hào)與相反于該第一階正積分信號(hào)的第一階負(fù)積分信號(hào)；以及

連續(xù)排列的多個(gè)第二階積分電路，每一個(gè)第二階積分電路是積分所述的第一階積分電路之一的該第一階正積分信號(hào)與在前一個(gè)或在后一個(gè)的第一階積分電路的該第一階負(fù)積分信號(hào)的信號(hào)差，以輸出第二階積分信號(hào)。

2.根據(jù)權(quán)利要求1所述同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于其還包含：

連續(xù)排列的多個(gè)模擬數(shù)字轉(zhuǎn)換器，每一個(gè)數(shù)字模擬轉(zhuǎn)換器用于將所對(duì)應(yīng)的第二階積分電路輸出的該第二階積分信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。

3.根據(jù)權(quán)利要求2所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于所述的模擬數(shù)字轉(zhuǎn)換器與其所對(duì)應(yīng)的第二階積分電路為第一連續(xù)近似模擬數(shù)字轉(zhuǎn)換器。

4.根據(jù)權(quán)利要求3所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于所述的第一連續(xù)近似模擬數(shù)字轉(zhuǎn)換器還包含：

電容數(shù)組模塊，包括多個(gè)電容元件；

積分電路，以該電容數(shù)組模塊積分該信號(hào)差；以及

模擬轉(zhuǎn)數(shù)字邏輯電路，由該電容數(shù)組模塊的信號(hào)轉(zhuǎn)換成該數(shù)字信號(hào)。

5.根據(jù)權(quán)利要求1所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于所述的每一個(gè)第一階積分電路所輸出的該第一階正積分信號(hào)與該第一階負(fù)積分信號(hào)是同時(shí)輸出，不包含使用任何反相器所造成的延遲。

6.根據(jù)權(quán)利要求1所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于該第一階正積分信號(hào)與該第一階負(fù)積分信號(hào)先匯流成該信號(hào)差，再輸入至該第二階積分電路。

7.根據(jù)權(quán)利要求1所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于該第二階積分電路接收該第一階正積分信號(hào)與該第一階負(fù)積分信號(hào)后，再對(duì)所產(chǎn)生的信號(hào)差進(jìn)行積分。

8.根據(jù)權(quán)利要求2所述的同時(shí)積分多個(gè)差動(dòng)信號(hào)的電路，其特征在于所述的模擬數(shù)字轉(zhuǎn)換器與其所對(duì)應(yīng)的第二階積分電路為第二連續(xù)近似模擬數(shù)字轉(zhuǎn)換器，該第二連續(xù)近似模擬數(shù)字轉(zhuǎn)換器包含：

第一電容數(shù)組模塊，包括多個(gè)電容元件；

第二電容數(shù)組模塊，包括多個(gè)電容元件；

積分電路，以該第一電容數(shù)組模塊或該第二電容數(shù)組模塊積分該信號(hào)差；以及

模擬轉(zhuǎn)數(shù)字邏輯電路，由該第一電容數(shù)組模塊或該第二電容數(shù)組模塊的信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；

其中在該模擬轉(zhuǎn)數(shù)字邏輯電路以該第一電容數(shù)組模塊的信號(hào)轉(zhuǎn)換成該數(shù)字信號(hào)時(shí)，該積分電路是以該第二電容數(shù)組模塊積分該模擬信號(hào)，并且在該模擬轉(zhuǎn)數(shù)字邏輯電路以該第二電容數(shù)組模塊的信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)時(shí)，該積分電路是以該第一電容數(shù)組模塊積分該模擬信號(hào)。

9.一種感測(cè)電路模塊，其特征在于其包含：

第一初階取樣保持電路，用于取樣第一輸入信號(hào)，以輸出第一正取樣信號(hào)與第一負(fù)取樣信號(hào)，其中該第一正取樣信號(hào)與該第一負(fù)取樣信號(hào)的極性相反；

第二初階取樣保持電路，用于取樣第二輸入信號(hào)，以輸出第二正取樣信號(hào)與第二負(fù)取樣信號(hào)，其中該第二正取樣信號(hào)與該第二負(fù)取樣信號(hào)的極性相反；以及

第一進(jìn)階取樣保持電路，用于接收與合并該第一正取樣信號(hào)與第二負(fù)取樣信號(hào)為第一進(jìn)階輸入信號(hào)，其用于取樣該第一進(jìn)階輸入信號(hào)。

10.根據(jù)權(quán)利要求9所述的感測(cè)電路模塊，其特征在于其還包含：

第三初階取樣保持電路，用于取樣第三輸入信號(hào)，以輸出第三正取樣信號(hào)與第三負(fù)取樣信號(hào)，其中該第三正取樣信號(hào)與該第三負(fù)取樣信號(hào)的極性相反；以及

第二進(jìn)階取樣保持電路，用于接收與合并該第二正取樣信號(hào)與該第三負(fù)取樣信號(hào)為第二進(jìn)階輸入信號(hào)，其用于取樣該第二進(jìn)階輸入信號(hào)。

11.根據(jù)權(quán)利要求10所述的感測(cè)電路模塊，其特征在于其還包含第三進(jìn)階取樣保持電路，用于接收與合并該第三正取樣信號(hào)與該第一負(fù)取樣信號(hào)為第三進(jìn)階輸入信號(hào)，其用于取樣該第三進(jìn)階輸入信號(hào)。

12.根據(jù)權(quán)利要求9所述的感測(cè)電路模塊，其特征在于其包含第一模擬數(shù)字轉(zhuǎn)換器，用于將該第一進(jìn)階取樣保持電路的模擬輸出轉(zhuǎn)換成第一數(shù)字信號(hào)。