[發(fā)明專利]FinFET及其制造方法在審
| 申請?zhí)枺?/td> | 201210506189.2 | 申請日: | 2012-11-30 |
| 公開(公告)號: | CN103855011A | 公開(公告)日: | 2014-06-11 |
| 發(fā)明(設(shè)計(jì))人: | 朱慧瓏;許淼 | 申請(專利權(quán))人: | 中國科學(xué)院微電子研究所 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78 |
| 代理公司: | 中科專利商標(biāo)代理有限責(zé)任公司 11021 | 代理人: | 蔡純 |
| 地址: | 100083 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | finfet 及其 制造 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù),更具體地,涉及FinFET及其制作方法。
背景技術(shù)
隨著半導(dǎo)體器件的尺寸越來越小,短溝道效應(yīng)愈加明顯。為了抑制短溝道效應(yīng),提出了在SOI晶片或塊狀半導(dǎo)體襯底上形成的FinFET。FinFET包括在半導(dǎo)體材料的鰭片(fin)的中間形成的溝道區(qū),以及在鰭片兩端形成的源/漏區(qū)。柵電極在溝道區(qū)的兩個側(cè)面包圍溝道區(qū)(即雙柵結(jié)構(gòu)),從而在溝道各側(cè)上形成反型層。由于整個溝道區(qū)都能受到柵極的控制,因此能夠起到抑制短溝道效應(yīng)的作用。
在批量生產(chǎn)中,與使用SOI晶片相比,使用塊狀的半導(dǎo)體襯底制造的FinFET成本效率更高,從而廣泛采用。然而,在使用半導(dǎo)體襯底的FinFET中難以控制半導(dǎo)體鰭片的高度,并且在源區(qū)和漏區(qū)之間可能形成經(jīng)由半導(dǎo)體襯底的導(dǎo)電路徑,從而產(chǎn)生漏電流的問題。
為了減小源區(qū)和漏區(qū)之間的漏電流,可以在半導(dǎo)體鰭片下方形成摻雜穿通阻止層(punch-through-stopper?layer)。例如,通過對半導(dǎo)體襯底進(jìn)行離子注入形成摻雜區(qū),以提供摻雜穿通阻止層,然后將半導(dǎo)體襯底位于穿通阻止層上方的部分圖案化為半導(dǎo)體鰭片。
然而,摻雜區(qū)的濃度分布導(dǎo)致其難以形成明顯的邊界。利用摻雜區(qū)提供的摻雜穿通阻止層的深度位置及其厚度難以清晰地限定。進(jìn)一步地,位于摻雜穿通阻止層上方的半導(dǎo)體鰭片的厚度也難以清晰地限定。半導(dǎo)體鰭片與摻雜穿通阻止層之間的過渡區(qū)域可能成為潛在的漏電流路徑,并且導(dǎo)致FinFET的閾值電壓不期望地發(fā)生隨機(jī)變化。
發(fā)明內(nèi)容
本發(fā)明的目的是在基于半導(dǎo)體襯底的FinFET中減小源區(qū)和漏區(qū)之間的漏電流,并且減小閾值電壓的隨機(jī)變化。
根據(jù)本發(fā)明的一方面,提供一種制造FinFET的方法,包括:圖案化半導(dǎo)體襯底以形成脊?fàn)钗铮贿M(jìn)行離子注入,使得在脊?fàn)钗镏行纬蓳诫s穿通阻止層,并且半導(dǎo)體襯底位于摻雜穿通阻止層上方的部分形成半導(dǎo)體鰭片;形成與半導(dǎo)體鰭片相交的柵堆疊,該柵堆疊包括柵極電介質(zhì)和柵極導(dǎo)體,并且柵電介質(zhì)將柵極導(dǎo)體和半導(dǎo)體鰭片隔開;形成圍繞柵極導(dǎo)體的柵極側(cè)墻;以及在半導(dǎo)體鰭片位于柵堆疊兩側(cè)的部分中形成源區(qū)和漏區(qū)。
根據(jù)本發(fā)明的另一方面,提供一種FinFET,包括:半導(dǎo)體襯底;位于半導(dǎo)體襯底上的摻雜穿通阻止層;位于摻雜穿通阻止層上的半導(dǎo)體鰭片;與半導(dǎo)體鰭片相交的柵堆疊,該柵堆疊包括柵極電介質(zhì)和柵極導(dǎo)體,并且柵電介質(zhì)將柵極導(dǎo)體和半導(dǎo)體鰭片隔開;以及位于半導(dǎo)體鰭片兩端的源區(qū)和漏區(qū),其中摻雜穿通阻止層和半導(dǎo)體鰭片均由半導(dǎo)體襯底形成。
在本發(fā)明的FinFET中,采用摻雜穿通阻止層將半導(dǎo)體鰭片和半導(dǎo)體襯底隔開,從而可以斷開源區(qū)和漏區(qū)之間經(jīng)由半導(dǎo)體襯底的漏電流路徑。由于在形成脊?fàn)钗镏筮M(jìn)行離子注入,在脊?fàn)钗锏纳疃确较蛏闲纬啥盖偷膿诫s分布,可以更清晰地限定摻雜穿通阻止層的上邊界和下邊界,以及更清楚地限定位于摻雜穿通阻止層上方的半導(dǎo)體鰭片的高度。本發(fā)明的FinFET可以減小漏電流和減小閾值電壓的隨機(jī)變化。在一個優(yōu)選的實(shí)施例中,在應(yīng)力作用層中形成的源區(qū)和漏區(qū)可以向半導(dǎo)體鰭片中的溝道區(qū)施加合適的應(yīng)力以提供載流子的遷移率。
附圖說明
通過以下參照附圖對本公開實(shí)施例的描述,本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚,在附圖中:
通過以下參照附圖對本發(fā)明實(shí)施例的描述,本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚,在附圖中:
圖1-6是示出了根據(jù)本發(fā)明的第一實(shí)施例的制造半導(dǎo)體器件的方法的各個階段的半導(dǎo)體結(jié)構(gòu)的示意圖,其中在圖4中還示出摻雜穿通阻止層中的摻雜分布。
圖7-9示出了根據(jù)本發(fā)明的一個優(yōu)選實(shí)施例的制造半導(dǎo)體器件的方法的一部分階段的半導(dǎo)體結(jié)構(gòu)的示意圖。
具體實(shí)施方式
以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個附圖中,相同的元件采用類似的附圖標(biāo)記來表示。為了清楚起見,附圖中的各個部分沒有按比例繪制。
為了簡明起見,可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導(dǎo)體結(jié)構(gòu)。
應(yīng)當(dāng)理解,在描述器件的結(jié)構(gòu)時,當(dāng)將一層、一個區(qū)域稱為位于另一層、另一個區(qū)域“上面”或“上方”時,可以指直接位于另一層、另一個區(qū)域上面,或者在其與另一層、另一個區(qū)域之間還包含其它的層或區(qū)域。并且,如果將器件翻轉(zhuǎn),該一層、一個區(qū)域?qū)⑽挥诹硪粚印⒘硪粋€區(qū)域“下面”或“下方”。
如果為了描述直接位于另一層、另一個區(qū)域上面的情形,本文將采用“直接在......上面”或“在......上面并與之鄰接”的表述方式。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院微電子研究所,未經(jīng)中國科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210506189.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





